、Ni和NiB中选择的至少一种材料，掩埋导电层可W包括 例如从 Cu、Cu 合金（例如，CuSn、CuMg、CuNi、Cu化、CuPd、CuAu、CuRe 或 CuW)、W、W 合金、Ni、 Ru和Co中选择的至少一种材料。第一绝缘层（未示出）可W设置在第一半导体基底100 和每个第一穿透电极120之间。第一绝缘层可W由例如氧化物层、氮化物层、碳化物层或它 们的组合形成。在一个实施例中，第一绝缘层可W形成为具有大约1500A至大约2500A 的厚度。在特定实施例中，第一绝缘层围绕第一穿透电极120的每个电极的侧表面。
[0065] 图1至图9中示出的第一穿透电极120被描绘为延伸穿过整个半导体基底100，例 如，从半导体基底100的顶表面延伸到底表面。按照该种方式延伸为穿过整个半导体基底 (例如穿过整个巧片基底）和/或穿过整个半导体巧片的单个线形结构的穿透电极被称作 "贯穿电极（throu曲electrode)"。例如，在一个实施例中，贯穿电极穿过第一半导体巧片 C1竖直延伸并将封装基体基底10的电路电连接到第二半导体巧片C2的电路。
[0066] 然而，在特定实施例中，第一穿透电极120均可W包括在竖直方向上部分地穿过 第一半导体基底100的线形部分W及一些金属线层和通孔插塞。因此，第一穿透电极120可 W是由导电材料形成并穿过整个第一半导体基底100的柱形结构（诸如贯穿电极），或者可 W包括由导电材料形成并穿过第一半导体基底100的一部分（例如，从半导体基底100的 一个表面向半导体基底100的内部）W及一些金属线层和通孔插塞的柱形结构（例如，连 接到在半导体基底100内的柱形结构的一端并延伸到半导体基底100的与第一表面相对的 第二表面）。第一穿透电极120可W电连接到第一半导体巧片C1内的第一半导体器件110 或者与第一半导体巧片C1内的第一半导体器件110绝缘。例如，多个第一穿透电极120可 W形成在第一半导体巧片C1内。在第一半导体巧片C1内，一些第一穿透电极120可W与 第一半导体器件110电绝缘，剩余的第一穿透电极120可W电连接到第一半导体器件110。 可选择地，在第一半导体巧片C1内，所有的第一穿透电极120可W与第一半导体器件110 电绝缘，或者所有的第一穿透电极120可W电连接到第一半导体器件110。
[0067] 第一前焊盘134可W形成在第一半导体巧片C1的有效表面上并且可W通过第一 前保护层132暴露。第一前焊盘134可W电连接到布线结构，并且可W通过布线结构电连 接到第一半导体器件110。可选择地，第一前焊盘134可W是通过第一前保护层132暴露的 布线结构的一部分。第一前焊盘134和第一保护层132可W被认为是第一半导体巧片C1 的一部分。
[0068] 第一前焊盘134可W电连接到第一穿透电极120。可W形成多个第一前焊盘134， 一些前焊盘134可W不电连接到第一穿透电极120,而是可W电连接到与第一半导体器件 110电连接的而不连接到第一穿透电极120的布线结构。第一连接凸起150可W形成在第 一前焊盘134上。
[0069] 第一后焊盘144可W形成在第一半导体基底100的非有效表面（例如，后表面） 上，并且可W电连接到第一穿透电极120。第一后保护层142可W形成在第一半导体基底 100的非有效表面上，因此可W覆盖第一半导体基底100的非有效表面。在一个实施例中， 第一后保护层142暴露第一穿透电极120。第一后焊盘144可W形成在通过第一半导体基 底142暴露的第一穿透电极120上。在一个实施例中，可W省略第一后焊盘144,第一穿透 电极120的一部分可W在第一后保护层142上方突出。
[0070] 图2是用于解释将第一半导体巧片C1附着到封装基体基底10 (该里也称作封装 基底）的示例性操作的剖视图。
[0071] 参照图2,将第一半导体巧片C1附着到封装基体基底10上。第一半导体巧片C1 可W附着到封装基体基底10的上表面，因此可W电连接到封装基体基底10。第一半导体巧 片C1可W附着到封装基体基底10的上表面，使得第一半导体巧片C1的有效表面可W面对 封装基体基底10。
[0072] 第一半导体巧片C1可W附着到封装基体基底10上，使得第一半导体巧片C1的其 上已经形成有第一半导体器件110的有效表面（例如，前表面）面对封装基体基底10。因 此，第一半导体巧片C1的有效表面或前表面可W指第一半导体巧片C1的与封装基体基底 10有关的底表面或下表面。类似地，第一半导体巧片C1的非有效表面或后表面可W指第一 半导体巧片C1的顶表面或上表面。
[0073] 非导电膜（未示出）可W附着到第一半导体巧片C1的底表面。非导电膜可W用 作填充封装基体基底10和第一半导体巧片C1之间的空间的底填充层。然而，如后面将描 述的，在没有非导电膜附着到第一半导体巧片C1的底表面的情况下，第一半导体巧片C1可 W附着到封装基体基底10上。
[0074] 封装基体基底10可W是例如印刷电路板（PCB)或引线框架。当封装基体基底10 是PCB时，封装基体基底10可W包括基底基体12 W及分别形成在基底基体12的上表面和 底表面上的第一接触端口 14a和第二接触端口 14b。第一接触端口 14a和第二接触端口 14b 可W分别通过第一阻焊层16a和第二阻焊层1化暴露，其中，第一阻焊层16a和第二阻焊层 1化分别覆盖基底基体12的上表面和底表面。
[0075] 基底基体12可W由例如从苯酪树脂、环氧树脂和聚酷亚胺中选择的至少一种材 料形成。例如，基底基体12可W包括从FR4、四官能团环氧树脂、聚亚苯基離、环氧树脂/聚 苯離、双马来酷亚胺S嗦炬T)、化ermount、氯酸醋（cyanate ester)、聚酷亚胺和液晶聚合 物中选择的至少一种材料。第一接触端口 14a和第二接触端口 14b可W由诸如金属（例如， 铜、镶、不诱钢或被铜）的导电材料形成。电连接到第一接触端口 14a和第二接触端口 14b 的内接触端口（未示出）可W形成在基底基体12中。
[0076] 在一个实施例中，第一接触端口 14a和第二接触端口 14b可W是通过利用化巧涂 覆基底基体12的上表面和底表面并且图案化化巧来获得的电路布线的一部分，电路布线 的通过涂覆上表面获得的一部分和电路布线的通过涂覆底表面获得的一部分分别通过第 一阻焊层16a和第二阻焊层1化暴露。
[0077] 在一个实施例中，第一连接凸起150设置在第一接触端口 14a和第一前焊盘134 之间并且将第一接触端口 14a电连接到第一前焊盘134。第一连接凸起150和第一接触端 口 14a可W通过例如热压接合或回流接合彼此电连接。第一半导体巧片C1可W通过第一 连接凸起150电连接到封装基体基底10。第一连接凸起150在该里还可W称作导电互连端 子，或更普遍地称作导电端子。
[007引图3是用于解释将模900附着到第一半导体巧片C1的上表面的示例性操作的剖 视图。
[0079] 参照图3,将模900附着到被附着在封装基体基底10上的第一半导体巧片Cl上。 模900可W具有平坦的底表面，并且可W附着到第一半导体巧片C1的上表面，W覆盖第一 半导体巧片C1的整个上表面。
[0080] 第一半导体巧片C1的上表面在宏观上可能是平坦的，但在微观上可能具有台阶。 该些台阶可能是由工艺均匀性问题、半导体器件110的结构或者第一后焊盘144和第一后 保护层142之间的台阶差等导致的。因此，为了防止在模900和第一半导体巧片C1之间由 于在第一半导体巧片C1的上表面上存在微观台阶而形成空间，模900可W包括模主体910 和附着到模主体910的底表面的缓冲层920。因为在一个实施例中，缓冲层920是相对弹性 的，所W缓冲层920可W使得模900和半导体巧片C1彼此紧密地附着。
[0081] 由于模900,第一半导体巧片C1的上表面不会被暴露，并且仅会在第一半导体巧 片C1的底表面和侧表面周围形成空间。
[0082] 图4是用于解释形成第一模制构件610的示例性操作的剖视图。
[0083] 参照图4,通过将第一模制材料引入（例如，注入）到由附着到封装基体基底10的 第一半导体巧片C1和模900限定的空间来形成第一模制构件610。可W通过例如使第一模 制材料硬化来形成第一模制构件610。该里描述的各种单个的和组合的模制构件在该里可 W被称作模制结构。在形成第一模制构件610之后，去除模900。第一模制构件610可W覆 盖第一半导体巧片C1的侧表面。第一模制构件610可W覆盖第一半导体巧片C1的整个侧 表面。
[0084] 可W利用底填充层（未示出）来填充第一半导体巧片C1和封装基体基底10之间 的空间。可W使用毛细管底填充法来形成底填充层。可选择地，如图4所示，可W通过使用 模制底填充（MU巧工艺利用第一模制构件610来填充第一半导体巧片C1和封装基体基底 10之间的空间。因此，第一模制构件610可W形成为既覆盖第一半导体巧片C1的侧表面并 且又填充第一半导体巧片C1和封装基体基底10之间的空间。填充在第一半导体巧片C1 和封装基底10之间的空间W及填充在围绕第一半导体巧片C1的空间（例如，通过覆盖第 一半导体巧片C1的侧表面围绕第一半导体巧片C1)中的材料可W统称为填充层或填充结 构。该样，填充层可W是一体式构造，例如，包括诸如图4中示出的单种类型的材料，或者可 W由如在后面的示例中示出的包括例如不同类型的材料的一个部分或更多个部分形成。
[0085] 在特定实施例中，填充第一半导体巧片C1和封装基体基底10之间的空间的方法 与填充第二半导体巧片C2和第一半导体巧片C1之间的空间的方法（将在后面参照图8、图 14、图18和图19来描述）类似，因此，该里将省略对其的详细描述。
[0086] 如W上参照图2描述的，非导电膜可W用作第一半导体巧片C1和封装基体基底10 之间的底填充层。可选择地，可W使用毛细管底填充法来形成底填充层，或者可W通过MUF 工艺在第一半导体巧片C1和封装基体基底10之间填充第一模制构件610。
[0087] 图5是用于解释形成第一模制构件610的示例性操作的剖视图。
[008引参照图5,可W在封装基体基底10上形成第一模制构件610, W覆盖第一半导体巧 片C1。第一模制构件610可W由例如环氧模制化合物（EMC)形成。第一模制构件610可W 形成为覆盖第一半导体巧片C1的侧表面，同时暴露第一半导体巧片C1的上表面（即，非有 效表面）。第一模制构件610可W覆盖第一半导体巧片C1的整个侧表面。因此，第一半导 体巧片Cl的侧表面可w完全地被第一模制构件610覆盖。第一模制构件610的上表面可 W形成在与第一半导体巧片C1的上表面相同的平面上。因此，相对于封装基体基底10的 上表面，第一模制构件610的上表面可W形成在与第一半导体巧片C1的上表面相同的水平 上。模制构件610还可W填充在第一半导体巧片C1和封装基体基底10之间的空间中。
[0089] 在特定实施例中，第一模制构件610可W具有小于IGpa的杨氏模量，例如几十到 几百Mpa。第一模制构件610可W由例如娃类材料、热固性材料、热塑性材料、UV可固化材 料等形成。热固性材料可W包括例如苯酪型、酸酢型或胺型硬化剂和丙締酸聚合物添加剂。
[0090] 第一模制构件610可W由树脂形成，该树脂的填料的量相对小于包括在用于形成 下面描述的第二模制构件620的树脂中的填料的量。例如，第一模制构件610可W由该样 的树脂形成，即，该树脂包括的填料颗粒在尺寸上小于包括在用于形成下面描述的第二模 制构件620的树脂中的填料颗粒，或者包括相同尺寸的填料颗粒但量较少。在一个实施例 中，填料可W是娃石填料。
[0091] 图6是在第一半导体巧片C1上的第二半导体巧片C2的剖视图。
[0092] 参照图6,在第二半导体巧片C2中，第二半导体器件210形成在第二半导体基底 200 上。
[0093] 第二半导体基底200可W包括例如娃（Si)。可选择地，第二半导体基底200可W 包括半导体材料（诸如，错（Ge))或化合物半导体（诸如，SiC、GaAs、InAs和In巧。第二半 导体基底200可W具有SOI结构。例如，第二半导体基底200可W包括BOX层。第二半导 体基底200可W包括导电区域，例如渗杂杂质的阱或渗杂杂质的结构。第二半导体基底200 可W具有各种隔离结构，诸如STI结构。第二半导体基底200在该里还可W指巧片结构。
[0094] 第二半导体器件210可W包括各种类型的单独的器件。单独的器件可W包括各 种微电子器件，例如，金属氧化物半导体场效应晶体管（M0SFET)(例如，互补金属氧化物半 导体（CM0巧晶体管）、系统大规模集成（LSI)器件、图像传感器（例如，CMOS成像传感器 (CI巧）、微电子机械系统（MEM巧组件、有源器件和无源器件。单独的器件可W电连接到第 二半导体基底200的导电区域。第二半导体器件210还可W包括使至少两个单独的器件彼 此电连接或者将单独的器件电连接到第二半导体基底200的导电区域的导电布线或导电 插塞。单独的器件可W分别通过绝缘层与它们的邻近的单独的器件电分离。第二半导体器 件210可W是例如集成电路。
[0095] 第二半导体器件210可W包括用于将单独的器件连接到第二前焊盘234的布线结 构。每个布线结构可W包括金属布线层和通孔插塞。金属布线层和通孔插塞可W由例如布 线阻挡层和布线金属层形成。布线阻挡层可W包括例如从Ti、TiN、化和TaN中选择的至少 一种材料。布线金属层可W包括例如从W、A1和化中选择的至少一种材料。金属布线层和 通孔插塞可W由相同的材料形成。可选择地，金属布线层和通孔插塞的至少一部分可W形 成为包括不同的材料。多个金属布线层和/或多个通孔插塞可W形成多层结构。在特定实 施例中，每个布线结构可W是通过交替地堆叠至少两个金属布线层和至少两个通孔插塞来 获得的多层结构。用于保护第二半导体器件210不受外部冲击或湿气影响的第二前保护层 232可W形成在第二半导体巧片C2的第二半导体器件210上。
[0096] 第二前焊盘234可W形成在第二半导体巧片C2的有效表面上并且可W通过第二 前保护层232暴露。第二前焊盘234可W电连接到布线结构，并且可W通过布线结构电连 接到第二半导体器件210。可选择地，第二前焊盘234可W是通过第二前保护层232暴露的 布线结构的一部分。第二连接凸起250可W形成在第二前焊盘234上。
[0097] 因为第二半导体巧片C2的有效表面（目P，前表面）附着到第一半导体巧片C1上 W面对封装基体基底10,所W第二半导体巧片C2的有效表面（即，前表面）可W指第二半 导体巧片C2的底表面或下表面。第二半导体巧片C2的非有效表面（即，后表面）可W指 第二半导体巧片C2的顶表面或上表面。
[009引图7是用于解释将第二半导体巧片C2附着到第一半导体巧片C1上的示例性操作 的剖视图。
[0099] 参照图7,将第二半导体巧片C2附着到第一半导体巧片C1上。第二半导体巧片 C2可W附着到第一半导体巧片C1的上表面，因此可W电连接到第一半导体巧片C1的第一 穿透电极120。
[0100] 第二半导体巧片C2可W附着到第一半导体巧片C1和第一模制构件610上，使得 第二半导体巧片C2的其上已经形成有第二半导体器件210的有效表面（例如，前表面）面 对第一半导体巧片C1。
[0101] 第二连接凸起250可W设置在第一后焊盘144和第二前焊盘234之间，因此可W 将第一后焊盘144电连接到第二前焊盘234。第二连接凸起250和第一后焊盘144可W通 过例如热压接合或回流接合彼此连接。第二半导体巧片C2可W通过第二连接凸起250电 连接到第一穿透电极120。第二半导体巧片C2可W通过第一穿透电极120电连接到封装基 体基底10。凸起和凸起所接触的焊盘的组合在该里可W通常称作互连端子或导电互连端 子。
[0102] 第二半导体巧片C2的上表面的面积可W大于第一半导体巧片C1的上表面的面 积。例如，如从封装基体基底10的上表面上方看到的，第二半导体巧片C2可W覆盖第一半 导体巧片C1的整个上表面和第一模制构件610的上表面的与第一半导体巧片C1邻近的部 分。该样，第二半导体巧片C2可W在至少一个侧面伸出第一半导体巧片C1，并且还可W竖 直地叠置可W形成在与第一半导体巧片C1相同水平的第一模制构件610的一部分（例如， 第一半导体巧片C1的一部分或全部可W位于与第一模制构件610的一部分或全部相同的 水平处）。可选择地或额外地，第二半导体巧片C2的在与封装基体基底10的上表面平行的 第一方向（例如，如7中的水平方向）上的宽度可W大于第一半导体巧片C1的在该第一方 向上的宽度。例如，如从封装基体