底10的上表面上的第一半导体巧片C1和第二半导体巧片C2。第二半导体巧片C2的在与 封装基体基底10的上表面平行的第一方向（例如，图11中的从第二半导体巧片C2的一个 边缘到相对边缘的水平方向）上的宽度可W大于第一半导体巧片C1的在该第一方向上的 宽度。在图11的示例中，如从封装基体基底10的上表面上方看到的，第二半导体器件C2可 W覆盖第一半导体器件C1的上表面的一部分，其中，第一半导体器件C1的部分上表面没有 被第二半导体器件C2覆盖且没有竖直地叠置第二半导体器件C2,并且第二半导体器件C2 的一部分伸出第一半导体器件C1。
[0139] 参照图12,半导体封装件1-3包括封装基体基底10 W及顺序地堆叠在封装基体基 底10的上表面上的第一半导体巧片C1和第二半导体巧片C2。第二半导体巧片C2的在与 封装基体基底10的上表面平行的第一方向（例如，图12中的水平方向）上的宽度可W大 于第一半导体巧片C1的在该第一方向上的宽度。例如，如从封装基体基底10的上表面上 方看到的，第二半导体巧片C2可W覆盖第一半导体巧片C1的上表面的一部分。如图12所 示，第一半导体巧片C1的在例如与第一方向垂直的第二方向上的宽度可W与第二半导体 巧片C2的在相同方向上的宽度相同。在该种情况下，两个巧片的在第二方向上的相对边缘 可W彼此竖直地对齐，或者如图12所示，它们彼此不对齐。
[0140] 一起参照图10至图12,包括在半导体封装件1中的第二半导体巧片C2的边缘的 至少一部分可W突出超过第一半导体巧片C1的边缘（或突出到第一半导体巧片C1的边缘 之外），因此第二半导体巧片C2可W伸出第一半导体巧片C1。尽管图10至图12中第二半 导体巧片C2的两个或四个边缘突出超过第一半导体巧片C1的边缘，但是在特定实施例中， 第二半导体巧片C2的边缘中仅有一个边缘突出超过第一半导体巧片C1的边缘。
[0141] 一起参照图9至图12,第一模制构件610设置在第二半导体巧片C2的边缘的突出 超过第一半导体巧片C1的边缘的部分下方。因此，在形成第二模制构件620的过程中当将 模（未示出）附着到第二半导体巧片C2上并对第二半导体巧片C2施加压力时，可W使对 第二半导体巧片C2的突出超过第一半导体巧片Cl的边缘的部分造成的机械损坏最小化。
[0142] 通过首先形成第一模制构件610并且然后形成第二模制构件620,在第二半导体 巧片C2伸出第一半导体巧片C1的情况下，可W防止在第二半导体巧片C2中产生诸如破裂 的机械损坏。
[0143] 图13是作为图1至图9的半导体封装件1的修改例的半导体封装件la的示例性 剖视图。为了简洁起见，该里省略对图13的半导体封装件la的与图9的半导体封装件1 相同或相似的特定元件的描述。
[0144] 参照图7和图13,半导体封装件la包括封装基体基底10 W及顺序地堆叠在封装 基体基底10的上表面上的第一半导体巧片C1和第二半导体巧片C2。
[0145] 在将第二半导体巧片C2堆叠在第一半导体巧片C1上之后，形成第二模制构件 620a。第二模制构件620a可W覆盖第二半导体巧片C2的上表面和侧表面。第二模制构件 620a可W覆盖第二半导体巧片C2的整个上表面和整个侧表面，因此可W完全地从上方覆 盖第二半导体巧片C2。
[0146] 因此，第一半导体巧片C1和第二半导体巧片C2可W完全地被第一模制构件610 和第二模制构件620从上方覆盖，从而可W被保护而不受外部冲击或湿气影响。
[0147] 图14至图16是用于解释根据本发明构思的另一实施例的制造半导体封装件2的 方法的示例性剖视图，图16是制造的半导体封装件2的剖视图。详细地讲，图14是用于解 释图7的操作之后的操作的剖视图。
[0148] 图14是用于解释形成底填充层710的操作的剖视图。
[0149] 参照图14,底填充层710可W形成在第一半导体巧片C1和第二半导体巧片C2之 间，W填充第一半导体巧片C1和第二半导体巧片C2之间的空间。可W使用例如毛细管底 填充法来形成底填充层710。
[0150] 底填充层710可W由例如环氧树脂形成。底填充层710可W包括填料或焊剂。填 料可W由例如娃石形成。填料可W包括尺寸为例如大约0.1 ym至若干ym的颗粒，并且可 W具有大约0. 3 ym至大约1 ym的平均尺寸。底填充层710可W包括质量为例如底填充层 710的总质量的大约55%至大约75%的填料。包括在底填充层710中的填料的百分比可W 是大约55wt%至大约75wt%。
[0151] 在一个实施例中，底填充层710覆盖第一模制构件610的上表面的与第一半导体 巧片C1邻近的至少一部分。底填充层710的侧表面可W突出超过第二半导体巧片C2的侧 表面。底填充层710的突出超过第二半导体巧片C2的侧表面的部分的下部可W比其上部 突出更多。
[0152] 图15是用于解释形成包括在第二半导体封装件2中的第二模制构件620的操作 的剖视图。
[0153] 参照图15,形成第二模制构件620 W覆盖第二半导体巧片C2的侧表面，同时暴露 第二半导体巧片C2的上表面（即，非有效表面）。第二模制构件620可W覆盖第二半导体 巧片C2的整个侧表面。换言之，第二半导体巧片C2的侧表面可W完全地被第二模制构件 620覆盖。
[0154] 底填充层710的突出超过第二半导体巧片C2的侧表面的部分可W完全地被第二 模制构件620覆盖。因此，第二半导体巧片C2的侧表面可W被第二模制构件620覆盖，第 二半导体巧片C2的底表面可W被底填充层710覆盖。
[0155] 第二模制构件620的上表面可W形成在与第二半导体巧片C2的上表面相同的平 面上。因此，相对于封装基体基底10的上表面，第二模制构件620的上表面可W形成在与 第二半导体巧片C2的上表面相同的水平处。
[0156] 第二模制构件620的侧表面可W在与封装基体基底10的上表面垂直的方向上从 第一模制构件610的侧表面延伸。该样，第二模制构件620的外侧表面可W与第一模制构 件610的外侧表面共面。第二模制构件620可W延伸到覆盖第一模制构件610的整个上表 面的区域。
[0157] 在一个实施例中，可W使用与W上已经参照图3至图5描述的形成第一模制构件 610的方法相同的方法来形成第二模制构件620,因此将省略对其的详细描述。
[015引图16是半导体封装件2的剖视图。该里可W省略对图16的半导体封装件2的与 图9的半导体封装件1的元件相同的元件的描述。
[0159] 参照图16,半导体封装件2包括封装基体基底10 W及顺序地堆叠在封装基体基底 10的上表面上的第一半导体巧片C1和第二半导体巧片C2。
[0160] 一起参照图9和图16,在图16中示出的半导体封装件2中，可W利用使用毛细管 底填充法形成的底填充层710来填充第一半导体巧片C1和第二半导体巧片C2之间的空 间，而在图9中示出的半导体封装件1中，可W利用使用MUF工艺形成的第一模制构件610 来填充第一半导体巧片C1和第二半导体巧片C2之间的空间。
[0161] 当第一模制构件610和第二模制构件620没有被分开地形成，而是在第一半导体 巧片C1上形成第二半导体巧片C2之后立即形成单个模制构件时，底填充层710会接触第 一半导体巧片C1的侧表面。然而，在根据本实施例的半导体封装件2中，因为底填充层710 的底表面接触第一半导体巧片C1的上表面和第一模制构件610的上表面，所W底填充层 710不会接触第一半导体巧片C1的侧表面。
[0162] 图17是作为图16的半导体封装件2的修改例的半导体封装件2a的示例性剖视 图。该里可W省略对图17的半导体封装件2a的与图16的半导体封装件2的元件相同或 相似的元件的描述。
[0163] 参照图17,半导体封装件2a包括封装基体基底10 W及顺序地堆叠在封装基体基 底10的上表面上的第一半导体巧片C1和第二半导体巧片C2。
[0164] 在将第二半导体巧片C2堆叠在第一半导体巧片C1上之后，形成第二模制构件 620a。第二模制构件620a可W覆盖第二半导体巧片C2的上表面和侧表面。第二模制构件 620a可W覆盖第二半导体巧片C2的整个上表面和整个侧表面，因此可W完全地从上方覆 盖第二半导体巧片C2。
[01化]因此，第一半导体巧片C1和第二半导体巧片C2可W完全地被第一模制构件610 和第二模制构件620覆盖，从而可W被保护而不受外部冲击或湿气影响。
[0166] 图18至图21是用于解释根据本发明构思的另一示例性实施例的制造半导体封装 件3的方法的剖视图和制造的半导体封装件3的示例性剖视图。详细地讲，图18是用于解 释图5的操作之后的操作的剖视图。
[0167] 图18是将附着到第一半导体巧片C1的第二半导体巧片C2的剖视图。
[0168] 参照图18,在第二半导体巧片C2中，第二半导体器件210形成在第二半导体基底 200上。底填充层720可W附着到第二半导体巧片C2的底表面。底填充层720可W形成为 膜的形状，例如，非导电膜（NC巧或各向异性导电膜（ACF)。
[0169] 在随后的工艺中，底填充层720可W覆盖全部的第二连接凸起250,如此W致完全 地填充第一半导体巧片C1和第二半导体巧片C2之间的空间。
[0170] 作为非导电膜的NCF是普通的粘结膜并具有绝缘性质。当使用该NCF时，可W通 过挤压在下半导体巧片上堆叠上半导体巧片。
[0171] 作为各向异性导电膜的ACF可W具有导电颗粒分布在绝缘粘结膜内的结构。ACF 可W具有各向异性电特性，使得当上巧片接触下巧片时，电流仅在上巧片和下巧片的电极 之间（即，在竖直方向上）流动，上巧片和下巧片中的每个中的相邻电极（目P，在水平方向 上）彼此绝缘。当ACF的粘结剂组分因热或挤压而烙化时，导电颗粒在面对的电极之间（例 如，在第二连接凸起250和第一后焊盘144之间）排列，从而产生导电性，而相邻电极之间 的空间（例如，在第二连接凸起250之间的空间）被粘结剂组分填充，因此相邻电极彼此绝 缘。
[0172] 图19是用于解释将第二半导体巧片C2附着到第一半导体巧片C1上的操作的示 例性剖视图。
[0173] 参照图19,将第二半导体巧片C2附着到第一半导体巧片C1上。第二半导体巧片 C2可W附着到第一半导体巧片C1的上表面，因此可W电连接到第一半导体巧片C1的第一 穿透电极120。
[0174] 第二半导体巧片C1可W附着到第一半导体巧片C1和第一模制构件610上，使得 第二半导体巧片C2的其上已经形成有第二半导体器件210的有效表面（例如，前表面）面 对第一半导体巧片C1。
[01巧]可W利用底填充层720填充第一半导体巧片C1和第二半导体巧片C2之间的空 间，底填充层720具有膜的形状并附着到第二半导体巧片C2的底表面（即，有效表面）。
[0176] 底填充层720可W覆盖第一模制构件610的上表面的与第一半导体巧片C1邻近 的部分。可W通过挤压将第二半导体巧片C2附着到第一半导体巧片C1上。在该种情况 下，底填充层720的侧表面可W突出超过第二半导体巧片C2。底填充层720的从第二半导 体巧片C2向外突出的部分可W例如从第二半导体巧片C2的侧表面凸状地突出。
[0177] 图20是用于解释形成包括在半导体封装件3中的第二模制构件620的操作的剖 视图。
[0178] 参照图20,形成第二模制构件620 W覆盖第二半导体巧片C2的侧表面，同时暴露 第二半导体巧片C2的上表面（即，非有效表面）。第二模制构件620可W覆盖第二半导体 巧片C2的整个侧表面。换言之，第二半导体巧片C2的侧表面可W完全地被第二模制构件 620覆盖。
[0179] 底填充层720的突出超过第二半导体巧片C2的侧表面的部分可W完全地被第二 模制构件620覆盖。因此，第二半导体巧片C2的侧表面可W被第二模制构件620覆盖，第 二半导体巧片C2的底表面可W被底填充层720覆盖。
[0180] 第二模制构件620的上表面可W形成在与第二半导体巧片C2的上表面相同的平 面上。因此，相对于封装基体基底10的上表面，第二模制构件620的上表面可W形成在与 第二半导体巧片C2的上表面相同的水平上。
[0181] 第二模制构件620的侧表面可W在与封装基体基底10的上表面垂直的方向上从 第一模制构件610的侧表面延伸。第二模制构件620可W完全覆盖第一模制构件610的上 表面的暴露在底填充层720之外的部分。
[0182] 在一个实施例中，可W使用与W上已经参照图3至图5描述的形成第一模制构件 610的方法相同的方法来形成第二模制构件620,因此将省略对其的详细描述。
[0183] 图21是半导体封装件3的剖视图。该里可W省略对图21中示出的半导体封装件 3的与图9和图16的半导体封装件1和半导体封装件2的元件相同的元件的描述。
[0184] 参照图21，半导体封装件3包括封装基体基底10 W及顺序地堆叠在封装基体基底 10的上表面上的第一半导体巧片C1和第二半导体巧片C2。
[01化]一起参照图9、图16和图21，在图21中示出的半导体封装件3中，可W利用呈膜 形状的底填充层720来填充第一半导体巧片C1和第二半导体巧片C2之间的空间，在图16 中示出的半导体封装件2中，可W利用使用毛细管底填充法形成的底填充层710来填充第 一半导体巧片C1和第二半导体巧片C2之间的空间，在图9中示出的半导体封装件1中，可 W利用例如使用MUF工艺形成的第二模制构件620来填充第一半导体巧片C1和第二半导 体巧片C2之间的空间。
[0186] 当第一模制构件610和第二模制构件620未被分开地形成，而是在第一半导体巧 片C1上形成第二半导体巧片C2之后立即形成单个模制构件时，底填充层720会接触第一 半导体巧片C1的侧表面。然而，在根据本实施例的半导体封装件3中，因为底填充层720的 底表面接触第一半导体巧片C1的上表面和第一模制构件610的上表面，所W底填充层720 不接触第一半导体巧片C1的侧表面。
[0187] 图22是作为图21的半导体封装件3的修改例的半导体封装件3a的剖视图。该 里可W省略对图22的半导体封装件3a的与图21的半导体封装件3的元件相同的元件的 描述。
[0188] 参照图22,半导体封装件3a包括封装基体基底10 W及顺序地堆叠在封装基体基 底10的上表面上的第一半导体巧片C1和第二半导体巧片C2。
[0189] 在将第二半导体巧片C2堆叠在第一半导体巧片C1上之后，形成第二模制构件 620a。第二模制构件620a可W覆盖第二半导体巧片C2的上表面和侧表面。第二模制构件 620a可W覆盖第二半导体巧片C2的整个上表面和整个侧表面，因此可W完全地从上方覆 盖第二半导体巧片C2。
[0190] 因此，第一半导体巧片C1和第二半导体巧片C2可W完全地被第一模制构件610 和第二模制构件620覆盖，从而可W被保护而不受外部冲击或湿气影响。
[0191] 图13、图16、图17、图21和图22的半导体封装件la、2、2a、3和3a中的每个半导 体封装件的第一半导体巧片C1和第二半导体巧片C2之间的平面布置可W与图10至图12 的半导体封装件1-1、1-2和1-3的第一半导体巧片C1和第二半导体巧片C2之间的平面布 置相同，因此将省略对其的详细描述。
[0192] 图23至图39是根据本发明构思的实施例的示例性半导体封装件4、4a、5、5a、6、7、 8和8a的剖视图W及半导体封装件8和8a的多个方面的平面图。详细地讲，图23至图39 是均包括S个半导体巧片（目P，第一半导体巧片C1、第二半导体巧片C2和第S半导体巧片 C3)的半导体封装件4、4a、5、5a、6、7、8和8a的剖视图W及用于示出半导体封装件7、8和 8a的多个方面的平面布置图。
[0193] 图23是半导体封装件4的剖视图。
[0194] 参照图23,半导体封装件4包括封装基体基底10 W及顺序地堆叠在封装基体基底 10的上表面上的第一半导体巧片C1、第二半导体巧片C2和第S半导体巧片C3。
[0195] 与包括第一穿透电极120、第一后保护层142和第一后焊盘144的第一半导体巧片 C1相似，第二半导体巧片C2包括第二穿透电极220、第二后保护层242和第二后焊盘244， 第S半导体巧片C3具有与图9的第二半导体巧片C2的结构相似的结构。因此，将省略对 第二半导体巧片C2和第=半导体巧片C3的详细描述。
[0196] 第S半导体巧片C3可W通过第一穿透电极120和第二穿透