一种半导体元件及其制备方法
【技术领域】
[0001]本发明属于半导体技术领域，特别涉及一种半导体元件及其制备方法。
【背景技术】
[0002]物理气相沉积法(PVD法)具有工艺过程简单、对环境污染小、原材消耗少、成膜均匀致密、与基板的结合力强等特点，目前被越来越多地应用于半导体元件的制备中，通常较多地用于底层的制备，例如沉积氮化铝层作为缓冲层，可降低及缓冲衬底与外延层之间因晶格失配和热失配产生的缺陷和应力，改善半导体元件的器件质量。
[0003]相较于化学气相沉积，PVD法溅射出来的原子具有较高的能量(一般在10~20eV)和较强的迀移能力，因此，采用PVD法可以沉积出高质量的缓冲层，特别是对于AlN这一类结合键能强的物质，采用PVD法沉积的膜层较MOCVD法沉积的膜层质量更佳。但是目前在硅衬底表面直接采用物理气相沉积的方法生长氮化铝，容易在衬底与氮化铝界面形成非晶态氧化硅层，导致后续形成的氮化铝层质量变差，造成下面问题:氮化铝层作为应力缓冲层，其释放应力的能力不一致，应力集中在界面上的非晶态氮化硅层上，容易导致裂纹的产生，破坏整个半导体器件质量；氮化铝层的致密性变差，产生孔隙，其后在化学气相沉积含镓的氮化物时，镓元素通过孔隙直接腐蚀硅衬底，形成坑洞，破坏整个半导体器件性能。
【发明内容】
[0004]针对上述问题，本发明提出了一种半导体元件，通过利用衬底上生长的金属保护层、金属氧化物保护层避免硅衬底表面非晶态层的形成；利用过渡层减小所述金属氧化物保护层与所述II1-1V族缓冲层的晶格差异，提高所述II1-1V族缓冲层的晶体质量。本发明同时提出一种制备方法，该方法可以避免在硅衬底界面附近非晶态层的形成，避免裂纹的产生。同时充分利用PVD法沉积的高质量多层缓冲结构，及在其上生长氮化镓层或铟镓氮层或铝镓氮层，制作成发光二极管或晶体管元件。
[0005]本发明提供的技术方案为:一种半导体元件，包括硅衬底、多层缓冲结构和外延功能层，其中，所述多层缓冲结构包括依次排列生成的金属保护层、金属氧化物保护层、过渡层和II1-1V族缓冲层；所述金属保护层、金属氧化物保护层避免所述硅衬底表面非晶态层的形成；所述过渡层用于减小所述金属氧化物保护层与所述II1-1V族缓冲层的晶格差异，提高所述II1-1V族缓冲层的晶体质量。
[0006]优选的，所述金属保护层的材料为金属铝，其厚度为I?100埃。
[0007]优选的，所述金属氧化物保护层的材料为氧化铝，其厚度为I?500埃。
[0008]优选的，所述过渡层的材料为氧掺杂氮化铝，其氧掺杂浓度彡I X 119Cm 3。
[0009]优选的，所述II1-1V族缓冲层的材料为氧掺杂氮化铝，其氧掺杂浓度(4X 1022cm 3O
[0010]同时，本发明提出一种半导体元件结构的制备方法，依次在一硅衬底上形成多层缓冲结构和外延功能层，其中，所述多层缓冲结构通过下面方法形成: 利用物理气相沉积法于所述硅衬底表面沉积金属保护层；
通入氧气，使所述金属保护层上表面氧化，然后采用物理气相沉积法于所述金属保护层表面沉积金属氧化物保护层；
保持氧气持续通入，增加氮气通入，利用物理气相沉积法于所述金属氧化物保护层表面沉积过渡层；
关闭氧气，保持氮气持续通入，利用物理气相沉积法于所述过渡层表面沉积II1-1V族缓冲层，构成多层缓冲结构。
[0011]优选的，所述金属保护层的材料为金属铝，其厚度为1?100埃。
[0012]优选的，所述金属氧化物保护层的材料为氧化铝，其厚度为1?500埃。
[0013]优选的，所述过渡层的材料为氧掺杂氮化铝，其氧浓度多1 X 1019cm 3，所述过渡层厚度为1?lOOOnm。
[0014]优选的，所述过渡层的材料为氧掺杂氮化铝，其氧浓度多lX1019cm3，所述过渡层厚度为5~50nmo
[0015]优选的，所述II1-1V族缓冲层的材料为氧掺杂氮化铝，其氧浓度彡4X 1022cm 3，所述II1-1V族缓冲层厚度为10?lOOOnm。
[0016]优选的，所述II1-1V族缓冲层的材料为氧掺杂氮化铝，其氧浓度彡4X 1022cm 3，所述II1-1V族缓冲层厚度为200~300nm。
[0017]优选的，所述过渡层的氧掺杂浓度大于所述II1-1V族缓冲层氧掺杂浓度。
[0018]优选的，所述外延功能层为氮化镓基发光二极管外延或铝镓氮晶体管外延层。
[0019]本发明至少具有以下有益效果:
1、本发明利用金属保护层、金属氧化物保护层保护硅衬底表面，避免在硅衬底界面上非晶态层的形成，避免裂纹和孔隙的产生，消除后续含镓的氮化物中镓元素通过孔隙腐蚀硅衬底，破坏整个半导体器件质量；而利用过渡层减小金属氧化物保护层与II1-1V族缓冲层的晶格差异，提高II1-1V族缓冲层的晶体质量。
[0020]2、采用物理气相法沉积多层缓冲结构时，由于溅射原子的能量高，迀移率高，其沉积的膜层质量高于通常的化学气相沉积法，进而获得高平整度的缓冲层界面；继续在其表面生长氮化镓、铝镓氮、铟镓氮等膜层时，使得位错及缺陷密度大大减少，改善氮化物半导体器件的晶体质量，减少器件漏电现象，增加了器件的可靠性，提升整个发光半导体器件的发光效率及电子迀移率。
【附图说明】
[0021]附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。此外，附图数据是描述概要，不是按比例绘制。
[0022]图1为本发明实施例一之半导体结构示意图一。
[0023]图2为本发明实施例一之多层缓冲结构结构示意图。
[0024]图3为本发明实施例一之半导体结构示意图二。
[0025]图4为本发明实施例二之半导体结构示意图。
[0026]图中:10.硅衬底；20.多层缓冲结构；21.金属保护层；22.金属氧化物保护层；23.过渡层；24.1I1-1V族缓冲层；30.外延功能层；31.第一半导体层；32.发光层；33.第二半导体层；34.非掺杂半导体层；35.铝镓氮层；36.氮化镓半导体层；37.铝镓氮半导体层；38.氮化镓半导体覆盖层。
【具体实施方式】
[0027]下面结合附图和实施例对本发明的【具体实施方式】进行详细说明。
[0028]实施例1
参看附图1?2，本实施例提供一种半导体元件，其包括:硅衬底10、多层缓冲结构20和外延功能层30，此处，所述外延功能层30为第一半导体层31、发光层32和第二半导体层33组成的发光二极管外延层；第一半导体层31与第二半导体层33分别为掺杂有施主杂质的半导体层和掺杂有受主杂质的半导体层。当然，本发明的半导体元件中还可以包含非掺杂半导体层34 (参看附图3)。多层缓冲结构20由厚度为I?100埃的金属保护层21、厚度为I?500埃的金属氧化物保护层22、厚度为I?100nm的过渡层23及厚度为10?100nm的II1-1V族缓冲层24组成，本实施例优选过渡层23的厚度为5~50nm，II1-1V族缓冲层24厚度为200~300nm。而所述金属保护层21、金属氧化物保护层22、过渡层23、II1-1V族缓冲层24的材料分别为铝金属、氧化铝、氧浓度多I X 119Cm 3的氧掺杂氮化铝和氧浓度彡4X 122Cm 3的氧掺杂氮化招，其中，为增加后续沉积外延层的晶体质量，此实施例优选过渡层23的氧掺杂浓度大