长含Mg的GaN晶体来形成ρ型覆层55。
[0111] 接触层56例如是包含I. 5 X IO2tVcm3浓度的Mg的IOnm厚的GaN晶体膜。例如通 过以1000°C的生长温度在ρ型覆层55上外延生长含Mg的GaN晶体来形成接触层56。
[0112] 为了形成缓冲层52、n型覆层53、发光层54、p型覆层55和接触层56,可以使用作 为Ga原料的TMG(三甲基镓）气体、作为In原料的TMI (三甲基铟）气体、作为Si原料的 (C2H5)2SiH 2(二乙基硅烷）气体、作为Mg原料的Cp2Mg(二（戊基）镁）气体和作为N原料 的NH 3(氨）气。
[0113] 绝缘膜59由诸如SiOJA绝缘材料形成，并且例如通过溅射形成。
[0114] ρ侧电极57和η侧电极58是分别与接触层56和β -Ga2O3基单晶基板51进行欧 姆接触的电极，并且是例如使用气相沉积设备形成的。
[0115] 缓冲层52、η型覆层53、发光层54、ρ型覆层55、接触层56、ρ侧电极57和η侧电 极58形成在晶片形式的P-Ga 2O3基单晶基板51(f3-Ga203基单晶基板1)上，然后通过划片 将β -Ga2O3基单晶基板51切割成例如300 μ m正方形尺寸的芯片，从而获得LED元件50。
[0116] LED元件50例如是配置为在β -Ga2O3基单晶基板51侧发出光的LED芯片，并且 使用Ag胶安装在CAN型芯柱上。
[0117] 图13A和图13B是分别示出β -Ga2O3基单晶基板51上的在没有孪晶面的区域中 形成的LED元件（下文称为LED元件50a)和在具有孪晶面的区域中形成的另一个LED元 件（下文称为LED元件50b)的表面的光学显微镜观察图像。
[0118] 图中的箭头指向在LED元件50b的表面上出现的孪晶面的位置。LED元件50a和 50b具有300 μ mX 300 μ m的正方形平面形状。在观察时和下述漏电流测量时，LED元件50a 和50b的β -Ga2O3基单晶基板51还未被分割为芯片尺寸。
[0119] 在LED元件50a和50b中，β -Ga2O3基单晶基板51是400 μ m厚的β -Ga 203单晶基 板，缓冲层52是5nm厚的AlN晶体层，η型覆层53是5 μ m厚的GaN晶体层，发光层54具有 由8nm厚的GaN晶体膜和2nm厚的InGaN晶体膜构成的多量子阱结构，ρ型覆层55是150nm 厚的GaN晶体层，接触层56是IOnm厚的GaN晶体层，ρ侧电极57具有通过层叠500nm厚 的Ag膜、1 μπι厚的Pt膜和3 μπι厚的AuSn膜形成的结构，η侧电极58具有通过层叠50nm 厚的Ti膜和1 μ m厚的Au膜形成的结构。
[0120] 在ρ侧电极57和η侧电极58之间施加2.0V的正向电压时的电流值（漏电流的 大小）对于LED元件50a是0. 03 μ Α，而对于LED元件50b是不小于1000 μ A (等于或大于 测量装置的测量极限）。此外，如图13Β中所示，在由孪晶面分开的区域之一（图的上侧区 域）中的坑上形成缺陷。另外，当检测LED元件50a和50b的发光状态时，LED元件50a发 光，而LED元件50b不发光。
[0121] 在PGa2O3基单晶基板51中的孪晶面上，应力有可能集中，并且当产生张力时，可 能出现破裂或断裂。另外，由于孪晶面之间的蚀刻速率不同而形成的高度差或者由于孪晶 面附近的生长速率不同而形成的高度差被认为在后处理期间引起β-Ga 2O3基单晶基板51 上的破裂。
[0122] 当β -Ga2O3基单晶基板51不含孪晶时，在处理之后，直到形成ρ侧电极57和η侧 电极58,没有β -Ga2O3基单晶基板51破裂地完成的LED元件50的百分比为94% (80个中 有75个），而当β -Ga2O3基单晶基板51包含孪晶时为49% (58个中有26个）。
[0123] 尽管作为包括第一实施方式的半导体多层结构40的半导体元件的例子描述了作 为发光元件的LED元件50,但是该半导体元件不局限于此，并且可以是其他发光元件，如激 光二极管，或者其他元件，如晶体管。即使使用半导体多层结构40形成另一种元件时，也可 以获得高质量的元件，因为通过外延生长形成在半导体多层结构40上的层与LED元件50 同样具有优良的晶体质量。
[0124] (实施方式的效果）
[0125] 在第一实施方式中，通过对使用第一实施方式中描述的生长方法生长的高质量 β-Ga2O3基单晶进行处理，可以获得不含孪晶或者具有没有孪晶的宽区域的优良晶体质量 的β-Ga 2O3基单晶基板。另外，通过在这种P-Ga2O3基单晶基板上外延生长氮化物半导体 晶体，可以形成不含孪晶或者只含少量孪晶的优良晶体质量的氮化物半导体层，并可由此 获得高质量的半导体多层结构。
[0126] 在不含孪晶或者只含少量孪晶的氮化物半导体层中，面内晶体质量是高度均匀 的。具体来说，在具有与P-Ga 2O3基单晶基板的主面的原始面取向不同的面取向的区域中 不会生长出或者很少生长出低质量部分。另外，可以避免诸如孪晶面破坏氮化物半导体层 的连续性或者在坑上形成缺陷的问题。
[0127] 在第二实施方式中，在第一实施方式中获得的高质量半导体多层结构的使用使得 可以在其上外延生长高质量的膜，因此可以获得具有高晶体质量的高性能半导体元件。这 减少了有缺陷的元件，如具有大漏电流的元件或者不能发光的发光元件，并且还大幅度减 少了使得在电极形成处理等期间P-Ga 2O3基单晶基板断裂的有缺陷的元件，并且因此可以 显著提高半导体元件的成品率。
[0128] 应当指出，本发明不意图局限于上述实施方式，并且在不偏离本发明的要点的情 况下可以进行各种修改。
[0129] 另外，根据权利要求的发明不局限于实施方式。此外，应当指出，上述实施方式中 描述的特征的全部组合不是解决本发明的问题所必须的。
【主权项】
1. 一种半导体多层结构，包括： 0-Ga2O3基单晶基板，其具有包括（-201)、（101)、（310)或（3-10)面的主面，所述 0-Ga2O3基单晶基板不含孪晶面或者还包括不含孪晶面的区域，所述区域在垂直于孪晶面 和所述主面之间的交叉线的方向上具有不小于2英寸的最大宽度；以及 氮化物半导体层，其包括外延生长在所述0 -Ga2O3基单晶基板上的Al xGayInzN (0 < X < 1，0 < y < 1，0 < z < 1，x+y+z = 1)晶体。
2. 根据权利要求1所述的半导体多层结构，其中所述0 -Ga2O3基单晶基板不含孪晶。
3. 根据权利要求2所述的半导体多层结构，其中所述0 -Ga2O3基单晶基板具有不小于 2英寸的直径。
4. 根据权利要求1至3中任一项所述的半导体多层结构，在所述0 -Ga2O3基单晶基板 和所述氮化物半导体层之间还具有包括AlxGa yInzN (0 Sx彡l，(Xy彡l，(Xz彡1，x+y+z =1)晶体的缓冲层。
5. 根据权利要求1至3中任一项所述的半导体多层结构，其中所述氮化物半导体层包 括GaN晶体。
6. 根据权利要求4所述的半导体多层结构，其中所述氮化物半导体层包括GaN晶体。
7. -种半导体元件，包括根据权利要求1至3中任一项所述的半导体多层结构。
8. -种半导体元件，包括根据权利要求4所述的半导体多层结构。
9. 一种半导体元件，包括根据权利要求5所述的半导体多层结构。
【专利摘要】一种半导体多层结构包括：β-Ga2O3基单晶基板，其具有包括(-201)、(101)、(310)或(3-10)面的主面，所述β-Ga2O3基单晶基板不含孪晶面或者还包括不含孪晶面的区域，所述区域在垂直于孪晶面和所述主面之间的交叉线的方向上具有不小于2英寸的最大宽度；以及氮化物半导体层，其包括外延生长在所述β-Ga2O3基单晶基板上的AlxGayInzN(0≤x≤1,0≤y≤1,0≤z≤1,x+y+z＝1)晶体。
【IPC分类】H01L33-32, C30B29-40, H01L21-02, H01L33-16, C30B25-18
【公开号】CN104878446
【申请号】CN201510089912
【发明人】佐藤慎九郎
【申请人】株式会社田村制作所, 株式会社光波
【公开日】2015年9月2日
【申请日】2015年2月27日
【公告号】US20150249184