专利名称：使用字线过度驱动和高k金属栅极提升磁性隧道结的编程电流的制作方法
技术领域：
本发明总的来说涉及存储器件，更具体地，涉及磁阻随机存取存储器(MRAM)器件 的写入(编程)。
背景技术：
半导体用在电子应用的集成电路中，该电子应用包括无线电设备、电视、蜂窝电话 和任何计算装置。一种已知的半导体器件是半导体存储器件，诸如动态随机存取存储器 (DRAM)或闪速存储器，它们都使用电荷来存储信息。半导体存储器件的近期开发涉及自旋电子技术，其将半导体技术与磁性材料和器 件相结合。电子的自旋极化(而不是电子电荷)被用于表示状态“1”或“0”。如图1所示， 一个这样的自旋电子器件是自旋扭矩传递(STT)磁性隧道结(MTJ)器件10。MTJ器件10包括自由层12、隧道层14和固定层(pinned layer) 16。自由层12的 磁化方向可以由施加通过隧道层14的电流来反转，这引起自由层12内的注入极化电子对 自由层12的磁化施加所谓的自旋扭矩。固定层16具有固定的磁化方向。当电流II在从 自由层12到固定层16的方向上流动时，电子在相反方向上流动，即，从固定层16向自由层 12流动。在通过固定层16，流过隧道层，然后流入并积聚在自由层12中之后，电子被极化 为固定层16的相同极化方向。最后，自由层12的磁化与固定层16的磁化平行，并且MTJ 器件10将处于低阻状态。由电流II引起的电子注入被称为主注入。当施加从固定层16流向自由层12的电流12时，电子在从自由层12向固定层16 的方向上流动。极化方向与固定层16的磁化方向相同的电子能够流过隧道层14并进入固 定层16。相反，极化与固定层16的磁化不同的电子将被固定层16反射(阻挡)，并且将积 聚在自由层12中。最后，自由层12的磁化变得与固定层16的磁化逆平行，并且MTJ器件 10将处于高阻状态。由电流12引起的相应电子注入被称为次注入。为了消除MRAM单元的寄生负载，当MRAM单元被集成为MRAM阵列时，字线选择器 被用于将未被选择的MRAM单元与源极线电隔离。例如，图2示出了包括连接至字线选择 器20 (被字线22所控制)的MTJ器件10的MRAM单元。当MTJ器件10被选择用于写入或 读取时，字线22被设置为逻辑高，使得写入电流I可以通过MTJ器件10。对于未被选择的 行，字线22被施加有逻辑低电压。然而，选择器20的添加限制了可流过MTJ器件10的电 流。MTJ器件10的写入电流被字线选择器20的电流提供能力所限制。为了有效可靠地编 程MTJ器件10，写入电流I需要非常高。然而，这要求字线选择器20较大。字线选择器20 尺寸的增加会引起每单元所需的芯片面积使用的增加。增加字线选择器20的尺寸的需求与增加MRAM阵列密度的要求相冲突。因此需要一种解决方法。
发明内容
根据本发明的一个方面，操作磁阻随机存取存储器(MRAM)单元的方法包括设置 MRAM单元，其包括磁性隧道结(MTJ)器件；以及设置具有串联至MTJ器件的源极-漏极路 径的选择器。该方法还包括向选择器的栅极施加过度驱动电压以导通选择器。根据本发明的另一方面，操作MRAM阵列的方法包括设置包括MRAM阵列和逻辑电 路的半导体芯片。MRAM阵列包括多个配置成行和列的MRAM单元。多个MRAM单元的每一个 都包括MTJ器件；以及选择器，包括串联至MTJ器件的源极-漏极路径。MRAM阵列还包括 多条位线，彼此平行且在列方向上延伸；以及多条源极线，彼此平行且在行方向上延伸。多 个MRAM单元的每一个都连接在多条位线中的一条与多条源极线中的一条之间。MRAM阵列 还包括彼此平行且在行方向上延伸的多条字线，其中，同一行中多个MRAM单元的选择器的 栅极连接至多条字线中的同一条。该方法还包括设置逻辑电源电压，以操作逻辑电路；以 及向连接至多个MRAM单元中的所选一个MRAM单元的多条字线中的一条提供脉冲，以写入 多个MRAM单元的所选一个MRAM单元。脉冲具有大于逻辑电源电压的过度驱动电压。根据本发明的又一方面，集成电路包括MRAM单元，其包括MTJ器件和具有串联至 MTJ器件的源极-漏极路径的选择器。该集成电路还包括电源，连接至选择器的栅极并被配 置为向选择器的栅极提供脉冲，其中，脉冲具有过度驱动电压。 根据本发明的再一方面，集成电路包括:MRAM单元，其进一步包括MTJ器件和具有 串联至MTJ器件的源极-漏极路径的选择器。选择器包括金属氧化物半导体(M0S)晶体 管，其包括具有大于约7. 0的k值的高k栅极介电层以及在高k栅极介电层上方的金属栅 电极。本发明的优势特征包括在不要求增加字线选择器的尺寸的情况下字线选择器的 增加驱动能力。此外，不涉及附加的制造成本。
为了更全面地理解本发明及其优点，现在将参照结合附图所进行的以下描述，其 中图1示出了传统磁阻随机存取存储器(MRAM)单元的截面图；图2示出了被选择器控制的传统MRAM单元；图3示出了具有提供过度驱动电压的电源的MRAM阵列；图4示意性示出了 MRAM单元和逻辑电路；以及图5示出了示例性字线选择器的截面图。
具体实施例方式下面，详细描述本发明优选实施例的制造和使用。然而，应该理解，本发明提供了 许多可以在具体环境下实现的许多可应用的发明概念。所讨论的具体实施例仅仅示出了制 造和使用本发明的具体方式，并不限制本发明的范围。呈现了用于写入磁阻随机存取存储器(MRAM)单元的新方法。然后，讨论实施例的
5变化和操作。贯穿本发明的各附图和示例性实施例，相同的参考标号用于表示相同的元件。图3示出了包括MRAM阵列100的一个实施例，该MRAM阵列包括以行(表示为行 0、行1、行2等)和列(表示为列0、列1、列2等)配置的多个MRAM单元30。位线B1 (表示 为BL0、BL1、BL2等)在列方向上延伸。字线WL(表示为WL0、WL1、WL2等)和源极线SL (表 示为SL0、SL1、SL2等)在行方向上延伸。应该理解，行方向和列方向可以互换，取决于观看 MRAM阵列100的方向。每个MRAM单元30都连接在一条位线BL和一条源极线SL之间。每个MRAM单元 30都包括磁性隧道结(MTJ)32和字线选择器(还被称为字线驱动器)40，其可以是n型金 属氧化物半导体(M0S)晶体管。字线选择器40的源极-漏极路径串联至相应的MTJ器件 32，因此，在截止时它们还将MTJ器件32与相应的源极线SL隔离。当对一个MRAM单元30 执行写入或读取操作时，相应的字线选择器40被导通，使得写入电流或读取电流可以流过 MRAM单元30。尽管图3示出了字线选择器40比相应的位线BL接近相应的源极线SL，但字 线选择器40还可以放置为接近相应的位线BL。在整个描述中，当对所选MRAM单元执行写入或读取操作时，所选MRAM单元中定位 的相应行和相应列分别被称作所选行和所选列。在以下讨论中，假设选择了 MRAM单元30” 因此行0和列0分别为所选行和所选列。当对所选MRAM单元30i执行写入操作时，字线WL0 被施加有逻辑高电压，而未被选择的字线施加有逻辑低电压。因此，MRAM单元30i的字线选 择器40i (以及行0中MRAM单元30的选择器40)导通，而其他未选行中的字线选择器40截 止。用于编程MTJ 32的写入电流I可以通过向位线BL0和源极线SL0施加适当的电压来 生成，位线BL0和源极线SL0之一为高电压，而另一条处于低电压。图4示意性示出了半导体芯片50，其中形成图3所示的MRAM阵列100。为了清楚 示出，仅示出了 MRAM阵列100中的一个MRAM单元30。然而，关于所示MRAM单元30的教导 应用于MRAM阵列100中的所有其他MRAM单元30。字线电源52连接至字线选择器40的栅 极42。在一个实施例中，字线电源52可包括多个输出，每一个都连接至一条字线WL (也在 图3中示出)，使得不同的字线WL可根据相应行是否被选择而具有不同电压。芯片50还包括逻辑电路54，例如，逻辑电路54包括逻辑PM0S器件56和逻辑NM0S 器件58。如本领域所已知的，逻辑电路可以是组合地址解码器或控制MRAM阵列100的操作 的任何其他电路。示例性逻辑电路可包括NAND门、NOR门、反相器、多路复用器等。逻辑电 路54的电源包括电源62，其提供正电源电压VDD (下文称为逻辑电源电压VDD)以操作逻辑 电路54。在示例性实施例中，逻辑电源电压VDD为1. 2V。然而，应该理解，逻辑电路54的 逻辑电源电压与特定电路设计和技术生成相关，并且可具有较高或较低值。与短脉冲相比， 逻辑电源电压VDD可以连续形式施加于逻辑电路54和/或M0S器件56和58的栅极。在 一个实施例中，M0S器件58具有与字线选择器40相同(或基本相同)的结构，并且可以与 字线选择器的形成同时形成。例如，M0S器件58和字线选择器40的栅电极、栅极介电层、源 极和漏极区域(在图4中未示出，请参照图5)可以具有(或不具有)相同的材料和厚度。 此外，M0S器件58和字线选择器40可以具有或不具有相同的栅极宽度-长度比。为了增加用于写入MTJ器件32的写入电流I，字线选择器40被大于逻辑电源电压 VDD的栅极电压过度驱动。这通过字线电源52 (其向所选行的字线WL提供过度驱动电源电 压VDDH)来实现。过度驱动电源电压VDDH大于逻辑电源电压VDD。在一个实施例中，过度驱动电源电压VDDH可大于逻辑电源电压VDD约2. 5伏以上。在可选实施例中，过度驱动电 源电压VDDH可大于逻辑电源电压VDD约110%以上。过度驱动电源电压VDDH可以(或不 可以)很高，如果其被提供给M0S器件58的栅极，则由于M0S器件58的栅极电压可以以连 续形式提供，M0S器件58可能被损坏。然而，应该意识到，过度驱动电源电压VDDH与逻辑电 源电压VDD之间的最佳差由各种因素来确定，诸如字线选择器40的尺寸、MTJ器件32的所 需写入电流I、可被字线选择器40保持而不引起损坏的最大电压等，并且可通过实验得到。注意，不同于可在恒定电源电压VDD下操作的逻辑电路器件56和58，过度驱动电 源电压VDDH以短脉冲的形式被施加到字线选择器40的栅极，其中，仅在执行写入操作或读 取操作时才提供脉冲。在写入操作或读取操作结束之后，字线电源52向栅极42提供低电 压(例如，VSS或0伏)。在图4中示出了示例性脉冲59。在示例性实施例中，脉冲59具 有小于约微秒的持续时间AT，尽管还可以使用更长或更短脉冲。当执行写入操作时，向位线BL和源极线SL施加高电压和低电压，而电压的极性依 赖于写入MTJ器件32的值并且可以被反转。示例性低电压为VSS，其可以是电接地。在一 个实施例中，高电压等于逻辑电源电压VDD。在其他实施例中，高电压等于过度驱动电源电 压VDDH。在又一实施例中，高电压不同于逻辑电源电压VDD和过度驱动电源电压VDDH，例 如高于或低于过度驱动电源电压VDDH。为了进一步增加字线选择器40的驱动电流，字线选择器40可以包括高k介电材 料和金属栅极。图5示出了字线选择器40的截面图。栅极介电层60由高k介电材料形成， 例如，其具有大于约7.0的介电常数(k值)。k值还可以大于约12，或者甚至大于约20。示 例性高k材料包括含铝介电层(诸如Al203、HfA10、HfA10N、AlZr0)、含Hf材料(诸如Hf02、 HfSiOx、HfA10x、HfZrSiOx)和/或其他材料(诸如LaA103和Zr02)。栅极介电层60还可以 包括氧化物、氮化物、氮氧化物、其多层或其组合。栅电极62可以是由金属、金属氮化物、金属硅化物等形成的金属栅极。在一个实 施例中，栅电极62可具有适合于形成NM0S器件的逸出功(workfunction)，逸出功可以在约 4. OeV与约4. 4eV之间，并且可以是导带边缘逸出功(接近硅的导带，约为4. leV)。示例性 材料包括含钽材料，诸如TaC、TaN、TaSiN及其组合。通过结合高k栅极介电层60和金属栅 电极62，字线选择器40的驱动电流可以进一步增加。本发明的实施例具有若干优势。通过过度驱动字线选择器40 (其可以包括高k栅 极介电层和金属栅电极)，在不需要增加芯片面积使用的情况下，字线选择器40的驱动电 流可以增加。因此，可以形成具有提高的可靠性和提高的写入速度的高密度MRAM阵列。尽管已经详细地描述了本发明及其优势，但应该理解，可以在不背离所附权利要 求限定的本发明主旨和范围的情况下，做各种不同的改变，替换和更改。而且，本申请的范 围并不仅限于本说明书中描述的工艺、机器、制造、材料组分、装置、方法和步骤的特定实施 例。作为本领域普通技术人员应理解，通过本发明，现有的或今后开发的用于执行与根据本 发明所采用的所述相应实施例基本相同的功能或获得基本相同结果的工艺、机器、制造，材 料组分、装置、方法或步骤根据本发明可以被使用。因此，所附权利要求应该包括在这样的 工艺、机器、制造、材料组分、装置、方法或步骤的范围内。此外，每条权利要求构成单独的实 施例，并且多个权利要求和实施例的组合在本发明的范围内。
权利要求
一种操作磁阻随机存取存储器(MRAM)单元的方法，所述方法包括设置MRAM单元，所述MRAM单元包括磁性隧道结(MTJ)器件；和选择器，包括串联至所述MTJ器件的源极-漏极路径；以及向所述选择器的栅极施加过度驱动电压以导通所述选择器。
2.根据权利要求1所述的方法，还包括向逻辑电路提供正电源电压，所述逻辑电路在 与所述MRAM单元相同的芯片中，其中，所述过度驱动电压高于所述正电源电压。
3.根据权利要求2所述的方法，其中，所述过度驱动电压比所述正电源电压高大约2.5 伏以上。
4.根据权利要求2所述的方法，其中，所述过度驱动电压比所述正电源电压高大约 110%以上。
5.根据权利要求2所述的方法，其中，所述选择器具有基本与所述逻辑电路中的逻辑 金属氧化物半导体(M0S)器件相同的栅极结构。
6.根据权利要求1所述的方法，其中，所述选择器的栅极包括栅极介电层，具有大于 约7. 0的k值；以及金属栅电极，在所述栅极介电层上方。
7.根据权利要求1所述的方法，其中，以脉冲形式施加所述过度驱动电压，以及其中， 所述方法还包括在施加所述过度驱动电压的周期内，施加电流以写入所述MTJ器件，其中，所述MRAM单元包括连接至位线的第一端和连接至源极线的第二端，以及其中， 施加所述电流的步骤包括向所述位线和所述源极线分别施加高电压和低电压。
8.根据权利要求7所述的方法，其中，所述高电压等于或者低于所述过度驱动电压，。
9.一种操作磁阻随机存取存储器(MRAM)阵列的方法，所述方法包括 设置包括所述MRAM阵列和逻辑电路的半导体芯片，其中，所述MRAM阵列包括 多个MRAM单元，配置为行和列，其中所述多个MRAM单元的每一个都包括 磁性隧道结(MTJ)器件；和选择器，包括串联至所述MTJ器件的源极-漏极路径； 多条位线，彼此平行且在列方向上延伸；多条源极线，彼此平行且在行方向上延伸，其中，所述多个MRAM单元的每一个都连接 在所述多条位线中的一条与所述多条源极线中的一条之间；和多条字线，彼此平行且在行方向上延伸，其中，同一行中的所述多个MRAM单元的选择 器的栅极连接至所述多条字线中的同一条；提供逻辑电源电压，以操作所述逻辑电路；以及向连接至所述多个MRAM单元中的所选MRAM单元的多条字线中的一条提供脉冲，以写 入所述多个MRAM单元的所选一个MRAM单元，其中，所述脉冲具有大于逻辑电源电压的过度 驱动电压。
10.根据权利要求9所述的方法，其中，所述过度驱动电压比所述逻辑电源电压高大约 2. 5伏以上。
11.根据权利要求9所述的方法，其中，所述过度驱动电压比所述逻辑电源电压高大约 110%以上。
12.根据权利要求9所述的方法，其中，提供所述半导体芯片的步骤包括在所述逻辑电路中同时形成所述选择器和逻辑M0S器件，以及其中，所述逻辑M0S器件被所述逻辑电源 电压操作。
13.根据权利要求9所述的方法，其中，所述选择器包括M0S器件，所述M0S器件包括具 有大于约7. 0的k值的栅极介电层以及在所述栅极介电层上方的金属栅电极。
14.根据权利要求9所述的方法，还包括在施加所述过度驱动电压的周期内，施加流 过所述多个MRAM单元中的所选一个的MTJ器件的电流；以及在所述周期内，向连接至所述多个MRAM单元的所选一个的所述多条位线中的一条以 及连接至所述多个MRAM单元的所选一个的所述多条源极线中的一条分别施加高电压和低 电压。
15.根据权利要求14所述的方法，其中，所述高电压等于或低于所述过度驱动电压。
全文摘要
一种使用字线过度驱动和高k金属栅极提升磁性隧道结的编程电流的方法，包括设置MRAM单元，其包括磁性隧道结(MTJ)器件；以及选择器，包括串联至MTJ器件的源极-漏极路径。该方法还包括向选择器的栅极施加过度驱动电压以导通选择器。
文档编号G11C16/10GK101859599SQ20101014247
公开日2010年10月13日 申请日期2010年4月2日 优先权日2009年4月3日
发明者庄建祥, 林春荣, 王郁仁, 王鸿森, 钟道文 申请人:台湾积体电路制造股份有限公司