专利名称：半导体元件的结构及其制造方法
技术领域：
本发明涉及一种半导体元件(Semiconductor Device)的结构及其制造方法，且特别涉及一种在源/漏极接面(S/D junction)以及信道下方配置一绝缘间隙壁的半导体元件的结构及其制造方法。
为了适应上述元件缩小所产生的短信道效应以及击穿漏电流(punch-through leakage)的问题，内存元件的轻掺杂漏极接面(lightlydoped drain junction)必须随之变轻。轻掺杂漏极接面变轻固然能改善短信道效应的问题，但由于轻掺杂漏极接面的深度变得较浅，对于使用扩散层作为位线的内存而言，与源/漏极接触的位线的阻值亦随之上升，使位线串联电阻产生压降(voltage drop)。当我们利用位线供给源/漏极电压时，由于串联电阻造成的压降使得实质源极与漏极间的压降变小，导致流经内存的电流变小而产生严重的负载效应(loadingeffect)。而且，由于此轻掺杂漏极接面较浅，因此相当容易与形成在源/漏极上的金属硅化物与接面的距离因过近而发生接面漏电流等问题。
而另一种防止短信道效应的方法，则是通过极陡峭倒退(supersteep retrograde，SSR)轮廓或口袋型离子植入(pocketion implant)的方式来达到目的。然而，当元件缩小之后，极陡峭倒退轮廓以及口袋型离子植入的浓度均必须随之提高，而容易导致接面漏电流的问题。
本发明的另一目的在于提供一种半导体元件的结构及其制造方法，能够形成较深接面的源/漏极，以及较厚的金属硅化物，以降低阻值。
本发明提出一种半导体元件的结构，此结构至少包括一基底、源/漏极、栅极结构、信道区、以及绝缘间隙壁。其中源/漏极设置于基底之中。栅极结构设置于源/漏极之间的基底上，并且延伸覆盖部分的源/漏极。且信道区设置于栅极结构下方的基底中。而绝缘间隙壁设置于信道区下方的基底与源/漏极之间的接面，并且栅极宽度大于位于绝缘间隙壁的上部的源/漏极之间的宽度。
本发明提出一种半导体元件的制造方法，此方法是在一基底中形成沟渠，再在沟渠的侧壁形成绝缘间隙壁。接着，在沟渠中选择性地形成第一磊晶层，再在第一磊晶层中形成源/漏极掺杂区。然后，在基底与第一磊晶层上形成第二磊晶层，再在第二磊晶层上形成栅介电层与栅极。其后，以栅极为罩幕，进行离子植入步骤，以在第二磊晶层中形成延伸掺杂区，再进行快速热回火步骤，以使源/漏极掺杂区以及延伸掺杂区形成源/漏极。
由上述可知，本发明的特征是在源/漏极与基底的接面形成一绝缘间隙壁，并通过此绝缘间隙壁阻绝源/漏极之间空乏区的接近，因此能够避免短信道效应、漏极引发阻障降低、击穿漏电流等问题。
而且，由于设置于源/漏极与基底的接面的绝缘间隙壁的屏蔽，因此能够形成深度较深的源/漏极，进而能够降低源/漏极的片电阻。
此外，由于较深的源/漏极区，能够允许形成较厚的金属硅化物。
图中标记分别是100基底102垫氧化层104罩幕层106沟渠108绝缘层110绝缘间隙壁112、118磊晶层114、120、134离子植入步骤116源/漏极掺杂区122介电层
124导体层126栅极128栅介电层130间隙壁132栅极结构136延伸掺杂区138源/漏极140信道区142.自行对准金属硅化物首先，请参照
图1A，提供一基底100，并且在基底100上已形成有垫氧化层102、设置于垫氧化层102上的罩幕层104以及设置于基底100中的沟渠106。其中垫氧化层102的材质例如是氧化硅，形成的方法例如是使用热氧化法。罩幕层104的材质例如是氮化硅，形成罩幕层104的方法例如是化学气相沉积法。形成沟渠106的方法例如是在罩幕层104上形成图案化的光阻层(图中未标出)。再以光阻层为罩幕，以非等向性蚀刻法去除罩幕层104、垫氧化层102以及基底100以形成沟渠106，并且沟渠106的底部至基底100表面的深度为0.1μm左右。
接着，请参照图1B，在沟渠106中形成绝缘层108，其中绝缘层108的材质例如是氧化硅，形成的方法例如是热氧化法。
接着，请参照图1C，去除部份的绝缘层108，以沟渠106的侧壁形成绝缘间隙壁110，并在沟渠106的底部露出基底100。其中去除部分的绝缘层108的方法例如是使用非等向性蚀刻法。然后，在沟渠106中形成磊晶层112，其中在沟渠106中形成磊晶层112的方法例如是使用低压化学气相沉积法(Low Pressure Chemical VaporDeposition，LPCVD)所施行的选择性磊晶成长(Selective EpitaxialGrowth)法。
接着，请参照图1D，对基底100进行一离子植入过程114，以在磊晶层112中形成源/漏极掺杂区116。
接着，请参照图1E，完全去除罩幕层104以及垫氧化层102。其中去除罩幕层104的方法例如是用热磷酸的湿式蚀刻法，去除垫氧化层102的方法例如是用氢氟酸的湿式蚀刻法。
然后，请继续参照图1E，在基底100上形成磊晶层118，其中形成磊晶层118的方法例如是使用低压化学气相沉积法所施行的全面性磊晶成长法，并且磊晶层118的厚度为200埃左右。其后，对基底100进行离子植入步骤120，其中施行离子植入步骤120的目的是用以调整后续所形成元件的启始电压(threshold voltage，Vt)。
接着，请参照图1F，在磊晶层118上形成介电层122，其中介电层122的材质例如是氧化硅，形成介电层122的方法例如是热氧化法。然后，在介电层122上形成导体层124，其中导体层124的材质例如是多晶硅，形成的方法例如是化学气相沉积法。
接着，请参照图1G，图案化导体层124以及介电层122，以在基底100上形成栅极126以及介电层128。其中形成栅极126以及介电层128的方法例如是在导体层124上形成图案化的的光阻层(图中未标出)。再以光阻层为罩幕，以非等向性蚀刻法去除部分导体层124以及介电层122。
然后，请继续参照图1G，以栅极126为罩幕，进行一离子植入步骤134，以在磊晶层118中形成延伸掺杂区136。然后，对基底100进行一快速热回火过程(Rapid Thermal Annealing，RTA)以使源/漏极掺杂区116以及延伸掺杂区136形成源/漏极138，其中位于磊晶层118的延伸掺杂区136延伸至栅介电层128两端的下方，并且位于栅介电层128下方与延伸掺杂区136之间的磊晶层118则形成信道区140。
接着，请参照图1H，在栅极126以及介电层128的侧壁形成间隙壁130。其中间隙壁130的材质例如是氧化硅，形成间隙壁130的方法例如是在栅极126以及磊晶层118上被覆一层氧化绝缘层(图中未标出)，再以非等向性蚀刻法回蚀刻氧化绝缘层，以形成间隙壁130，并且栅极126、栅介电层128以及间隙壁130形成一栅极结构132。
接着，请参照图1I，在栅极126的表面以及源/漏极138的表面形成自行对准金属硅化层(salicide)142，而完成本发明的半导体元件。其中形成自行对准金属硅化层的方法例如是在基底100上被覆一层金属层(图中未标出)，再经过一道快速回火过程以使金属层与栅极表面以及源/漏极表面的硅反应，然后将未反应的金属层去除，再做第二道快速热回火过程，而形成自行对准金属硅化层142。
本发明的半导体元件的结构请参照图1I，至少包括基底100、源/漏极138、栅极结构132、信道区140、以及绝缘间隙壁110。
上述的源/漏极138配置于基底100之中，并且在源/漏极138上还形成有自行对准硅化金属层142，用以降低片电阻。
栅极结构132包括栅极126、栅介电层128以及间隙壁130，其中栅极126配置于源/漏极138之间的基底100上，并延伸覆盖于部分的源/漏极138，在栅极126表面上还形成有自行对准硅化金属层142，以降低片电阻。
栅介电层128设置于栅极126以及基底100之间，且间隙壁130配置于栅极126以及介电层128的侧壁。
信道区140设置在栅介电层128下方的基底100中，并同时位于源/漏极138之间。而绝缘间隙壁110设置于信道140下方的基底100与源/漏极138的接面处，并且在上述结构中，栅极126的宽度大于位于绝缘间隙壁110的上部的源/漏极138之间的宽度。
在本发明较佳实施例的结构中，栅极结构是使用金氧半晶体管以作说明，然而栅极结构并不限定于金氧半晶体管，也可以为例如是包含穿隧氧化层、浮置栅、介电层以及控制栅极的只读存储器栅极结构，或是包含氧化硅-氮化硅-氧化硅、控制栅的氮化硅只读存储器栅极结构等的其它具有源/漏极的内存元件的栅极结构。
综上所述，本发明的重要特征是在源/漏极与基底的接面形成一绝缘间隙壁，由于此绝缘间隙壁阻绝了源/漏极之间最可能的漏电流途径，因此能够在元件缩小的情况下避免产生短信道效应、漏极引发阻障降低、击穿漏电流等问题。
而且，由于设置在源/漏极与基底的接面的绝缘间隙壁的屏蔽，因此能够形成深度较深的源/漏极，进而能够降低源/漏极的片电阻。
此外，由于在本发明的内存元件中，具有较深的源/漏极区，进而能够形成较厚的金属硅化物。
虽然本发明已以一较佳实施例公开如上，但其并非用以限定本发明，任何熟悉该项技术的人员，在不脱离本发明的精神和范围内所作的更动与润饰，均属于本发明的保护范围。
权利要求
1.一种半导体元件的结构，其特征在于该结构至少包括一基底；一源/漏极，设置于该基底之中；一栅极结构，设置于该源/漏极之间的该基底上，并且延伸覆盖部分的该源/漏极；一信道区，设置于该栅极结构下方的该基底中；一绝缘间隙壁，设置于该信道区下方的该基底与该源/漏极之间。
2.根据权利要求1所述的半导体元件的结构，其特征在于该栅极结构包括一栅极、一栅介电层以及一间隙壁。
3.根据权利要求2所述的半导体元件的结构，其特征在于该栅极结构的宽度大于位于该绝缘间隙壁的上部的该源/漏极之间的宽度。
4.根据权利要求2所述的半导体元件的结构，其特征在于该栅介电层设置于该栅极以及该基底之间，且该栅介电层延伸覆盖部分的该源/漏极。
5.根据权利要求2所述的半导体元件的结构，其特征在于还包括在该栅极以及该源/漏极上设置自行对准金属硅化物层。
6.根据权利要求1所述的半导体元件的结构，其特征在于该绝缘间隙壁的材质至少包括氧化硅。
7.根据权利要求1所述的半导体元件的结构，其特征在于该绝缘间隙壁是以该信道区与该栅极结构区隔，以使该绝缘间隙壁不与该栅极结构接触。
8.一种半导体元件的制造方法，其特征在于该方法包括在一基底中形成一沟渠；在该沟渠的侧壁形成一绝缘间隙壁；在该沟渠中形成一第一磊晶层；在该第一磊晶层中形成一源/漏极掺杂区；在该基底与该第一磊晶层上形成一第二磊晶层；在该第二磊晶层上形成一栅极；以该栅极为罩幕，进行一离子植入步骤，以在该第二磊晶层中形成一延伸掺杂区；进行一快速热回火步骤，以使该源/漏极掺杂区以及该延伸掺杂区形成一源/漏极。
9.根据权利要求8所述的半导体元件的制造法，其特征在于该绝缘间隙壁的材质至少包括氧化硅。
10.根据权利要求8所述的半导体元件的制造法，其特征在于形成该绝缘间隙壁的方法包括下列步骤在该沟渠中形成一绝缘层；回蚀该绝缘层，以形成该绝缘间隙壁。
11.根据权利要求8所述的半导体元件的制造法，其特征在于形成该绝缘层的方法包括热氧化法。
12.根据权利要求8所述的半导体元件的制造法，其特征在于形成该第一磊晶层的方法包括以低压化学气相沉积法所施行的选择性磊晶成长法。
13.根据权利要求8所述的半导体元件的制造法，其特征在于形成该第二磊晶层的方法包括以低压化学气相沉积法所施行的选择性磊晶成长法。
14.根据权利要求8所述的半导体元件的制造法，其特征在于在形成该第二磊晶层后还包括一起始电压调整植入步骤。
15.根据权利要求8所述的半导体元件的制造法，其特征在于位于该栅极下方与该源/漏极之间的该第二磊晶层形成一信道区。
16.根据权利要求15所述的半导体元件的制造法，其特征在于该栅极结构的宽度大于位于该绝缘间隙壁的上部的该源/漏极之间的宽度。
17.根据权利要求8所述的半导体元件的制造法，其特征在于包括在该栅极以及该源/漏极表面上形成一自行对准金属硅化物层。
全文摘要
一种半导体元件的制造方法，此方法是在一基底中形成沟渠，再在沟渠的侧壁形成绝缘间隙壁。接着，在沟渠中形成第一磊晶层，再在第一磊晶层中形成源/漏极掺杂区。然后，在基底与第一磊晶层上形成第二磊晶层，再在第二磊晶层上形成栅极。其后，以栅极为罩幕进行离子植入步骤，以在第二磊晶层中形成延伸掺杂区，再进行快速热回火步骤，以使源/漏极掺杂区以及延伸掺杂区形成源/漏极。
文档编号H01L29/66GK1427485SQ0114450
公开日2003年7月2日 申请日期2001年12月18日 优先权日2001年12月18日
发明者詹光阳, 刘慕义, 范左鸿, 叶彦宏, 卢道政 申请人:旺宏电子股份有限公司