专利名称：半导体发光元件及其制造方法
技术领域：
本发明涉及使用氮化镓类化合物半导体的半导体发光元件。更具体地讲，涉及在由使金属构成的上部电极与半导体叠层部表面的欧姆接触难以采用的氮化镓类化合物半导体构成的半导体叠层部表面上，密合性良好地形成上部电极，同时电流扩散到芯片全体，且在光不能从表面侧取出的上部电极的下侧没有电流流过，由此能够防止无效发光的如此构造的半导体发光元件及其制造方法。
背景技术：
历来的使用氮化镓类化合物半导体的半导体发光元件，例如形成如图5所示的结构。就是说，在蓝宝石基板21上，例如顺次外延生长由GaN构成的缓冲层22；由GaN构成的n型层(接触层和覆盖层)23；由带隙小于覆盖层、发光波长一定的材料，例如InGaN类(表示In与Ga的比例可以有多种变化，以下相同)化合物半导体构成的活性层(发光层)24；以及由p型的GaN构成的p型层(覆盖层)25，在其表面，隔着例如由ZnO等构成的透光性导电层、设置上部电极(p侧电极)28。而且，在由蚀刻去除叠层的半导体层部的一部分而露出的n型层23上，设置有下部电极(n侧电极)29而形成。上部电极28是例如Ti与Au的叠层结构，下部电极29是由Ti-Al合金直接成膜，或通过分别叠层Ti和Al、并进行热处理(退火处理)，由合金化的Ti-Al合金层构成，一起由金属层所形成。
还有，为了提高载流子的限制效应，n型层23和p型层25有时至少在活性层24侧使用AlGaN类(表示Al与Ga的混晶比例可以有多种变化，以下相同)化合物半导体。而且，在氮化镓类化合物半导体中，由于难以增大p型层的载流子浓度，必须进行活化处理，所以一般说来，大多是在半导体叠层部的表面侧设置p型层。
在该结构中，在p侧电极28与n侧电极29之间施加电压时，电流经过透光性导电层27，流过p型层25、活性层24、以及n型层23，在活性层24上，电子与孔穴再结合而发光。但是，氮化镓类化合物半导体层，特别是其p型层，难以充分提高载流子浓度，电流难以扩散到芯片全体。因此，如图5所示，在p型层表面设置透光性导电层27，使光透过，并使电流能够扩散到芯片全体。而且，在透光性导电层27的表面形成上部电极(电极垫)28。
在该结构中，由于透光性导电层27与p型层25的密合性、以及上部电极28与透光性导电层27的密合性差，所以在上部电极28上进行引线接合等操作时，存在在透光性导电层27与p型层25之间产生浮接，或者，上部电极28的部分在透光性导电层27的正面侧或背面侧剥离等的问题。为了解决这样的问题，例如提出去除设置上部电极28的部分的透光性导电层27，直接与p型层25密合，即利用上部电极28与p型层25的密合性优于透光性导电层27与p型层25的密合性的材料设置上部电极28的提案(例如参照专利文献1)。
专利文献1日本专利特开平7-94782号公报发明内容如上所述，在透光性导电层的表面形成上部电极时，在引线接合等情况下会产生透光性导电层的浮接和剥离等问题，同时上部电极的下侧也均等地流过电流，活性层发光，在上方行进的光就不能透过上部电极，因吸收或重复反射而浪费，存在不能有效地利用所发射的光的问题。另一方面，即使在透光性导电层的一部分上形成开口部，在其开口部上形成上部电极，也可以说成上部电极与p型层的欧姆接触性差，同时电流直接从上部电极流到p型层，上部电极的下侧也发光，射向上方的光被上部电极所阻挡，存在浪费的问题。该倾向在由引线接合等使透光性导电层与p型层的密合性变差时，相对应从上部电极流到p型层的电流增大，在这种情况下更为显著。
另一方面，在AlGaAs类化合物半导体和InGaAlP类化合物半导体的情况下，做如下的工作在上部电极的下侧放入绝缘层，或设置不同的导电型层而尽量使电流不流过上部电极的下侧。但是，在氮化镓类化合物半导体中，由于会由绝缘膜成膜时或绝缘膜干蚀刻时的等离子体而造成损伤，所以上部电极形成部位以外的部分的欧姆接触性差，不能实施同样的对策。
本发明鉴于上述问题，其目的提供一种半导体发光元件，其特征在于，在由氮化镓类化合物半导体构成的发光元件中，使用通过抑制上部电极下侧的发光而提高外部量子效率、同时良好地维持上部电极与半导体层的密合性的氮化镓类化合物。
本发明的另一目的提供一种半导体发光元件的制造方法，其特征在于，在氮化镓类化合物半导体中，形成仅在上部电极的下侧使部分电流难以流动的电流抑制机构，同时对其它部分不产生影响，能够提高外部量子效率。
本发明的半导体发光元件，具有叠层氮化镓类化合物半导体层的n型层与p型层形成发光部的半导体叠层部；设置在该半导体叠层部表面的透光性导电层；以及将该透光性导电层的一部分去除，与露出的上述半导体叠层部的表面和上述透光性导电层接触而设置的上部电极。其构成为通过在去除上述透光性导电层的一部分而露出的上述半导体叠层部表面设置电流抑制机构，确保上述上部电极与上述半导体叠层部表面的密合性，同时抑制电流向该上部电极的下侧流动。
这里所谓氮化镓类化合物半导体，是指III族元素的Ga与V族元素的N的化合物，或III族元素的Ga的一部分或全部被Al、In等其它III族元素所置换的化合物，及/或V族元素的N一部分被P、As等其它V族元素所置换的氮化物化合物。而且，所谓上部电极是指与叠层在基板上的半导体层的更上部的半导体层相连接设置的电极。
上述电流抑制机构可以是在去除上述透光性导电层而露出的上述半导体叠层部的表面上形成的凹部，也可以是在去除上述透光性导电层而露出的上述半导体叠层部的表面上形成的含氧层。
本发明的半导体发光元件的制造方法的特征在于，通过在基板表面上叠层氮化镓类化合物半导体层，形成含n型层和p型层的发光部，从而形成半导体叠层部，在该半导体叠层部表面形成透光性导电层，通过蚀刻去除该透光性导电层的上部电极形成部位的一部分而露出上述半导体叠层部的表面，通过将由该蚀刻而部分露出的上述半导体叠层部表面暴露在氧等离子体氛围中，而使该表面成为电流抑制区域，以密合在作为该电流抑制区域的上述半导体叠层部表面和上述透光性导电层的开口部附近的方式，形成上部电极。
本发明的制造方法的另一方法的特征在于，代替暴露于上述氧等离子体氛围中，由干蚀刻在上述露出的半导体叠层部的表面形成凹部，以密合在该凹部内的露出面和上述透光性导电层的开口部附近的方式，形成上部电极。
根据本发明，在由氮化镓系化合物半导体构成、叠层形成发光部的半导体叠层部的表面上形成透光性导电层，形成上部电极部分的透光性导电层被去除，在露出的半导体叠层部的表面上形成电流抑制机构，以密合在该露出的半导体叠层部表面的方式设置上部电极，所以能够确保上部电极与半导体叠层部的密合性，同时几乎能够抑制电流向上部电极的下侧流动，即使发光也能够抑制在表面侧不能取出的上部电极的下侧的发光。其结果抑制无效发光，能够高效率地将发出的光向外部取出，大幅度地提高外部量子效率。
而且，根据本发明，由于在半导体叠层部表面上形成透光性导电层之后，去除形成上部电极部位的透光性导电层而露出半导体叠层部，将其暴露于氧等离子体氛围中，所以氧等离子体的氧能够进入氮化镓类化合物半导体层表面(氧化)，形成电流非常难以流过的电流抑制区域。另一方面，未去除透光性导电层的上部电极不能形成的部位，由于被透光性导电层所覆盖，即使透光性导电层暴露于氧等离子体中也不会受到任何影响，所以不会对来自透光性导电层的电流产生任何影响。就是说，在使用历来的GaAs类半导体发光元件时，为了部分地抑制电流，而部分地改变半导体层的导电型，或部分地形成绝缘层时，必须部分地形成由绝缘膜等构成的掩模，在该成膜时或由干蚀刻而去除时等，会使抑制电流区域以外的欧姆接触性差，但根据本发明的制造方法，由于在上部电极形成部以外的部分被透光性导电层覆盖的状态下，仅在上部电极形成部位设置电流抑制机构，所以不会对上部电极形成部位以外的部分产生任何影响。
不暴露于上述氧等离子体，而是由干蚀刻将露出的半导体叠层部表面蚀刻，由干蚀刻的Ar离子等使半导体叠层部表面粗糙化，同样能够大幅度地抑制电流。在这种情况下，上部电极形成部位以外的半导体叠层部表面被透光性导电层覆盖，由Ni-Au、ZnO等构成的透光性导电层比GaN类化合物难以蚀刻，所以对半导体叠层部不会有任何影响，能够仅在上部电极的下侧设置电流抑制机构。
图1A和1B是本发明的半导体发光元件的立体和截面的平面说明图。
图2是表示图1的半导体发光元件的电流抑制机构的另一例的截面说明图。
图3A～3C是表示干蚀刻GaN层表面时的电压(V)·电流(I)特性下降的情况图。
图4A～4D是表示图1的半导体发光元件的制造工序的图。
图5是表示现有半导体发光元件的一例的截面说明图。
符号说明3 n型层4 活性层5 p型层6 半导体叠层部7 透光性导电层8 上部电极9 下部电极10 电流抑制机构10a 凹部具体实施方式
下面参照
本发明的半导体发光元件及其制造方法。本发明的半导体发光元件，其一个实施方式的立体图和截面图的说明图如图1所示，叠层氮化镓类化合物半导体的n型层3和p型层5形成发光部，从而形成半导体叠层部6，在该半导体叠层部6的表面上设置透光性导电层7。去除该透光性导电层7的一部分，与露出的半导体叠层部6表面和透光性导电层7相接触而设置上部电极(电极垫)8。在本发明中，形成的结构为通过去除透光性导电层7的一部分，在从开口部7a露出的半导体叠层部6的表面上设置电流抑制机构10(10a)，而形成确保上部电极8与半导体叠层部6的密合性，同时大幅度地抑制电流向上部电极8的下侧流动。
作为电流抑制机构10，可以是在去除透光性导电层7而露出的半导体叠层部6的表面上形成的凹部10a，也可以是如图2所示，在去除透光性导电层7而露出的半导体叠层部6的表面上形成的含氧层10b。
本发明人等在对p型氮化镓类化合物半导体层表面进行干蚀刻时，或将其暴露于氧等离子体氛围时，发现在其表面形成的金属膜之间难以流过电流的现象，对其进行了验证。就是说，如图3A所示，在p型GaN层11的表面上，直接由如ZnO的与p型GaN层易于采用欧姆接触的导电层所形成的一对电极12、13的情况，以及如图3B所示，通过干蚀刻在p型GaN层11的表面蚀刻数十nm的深度而形成凹部11a的情况，这两种情况在一对电极12、13之间施加电压V，研究电流相对于电压的变化。其结果如图3C所示，不对p型GaN层11表面进行蚀刻而形成电极12、13的情况A，电压电流特性为线性，随着电压的增加，电流也增加，相对于此在对p型GaN层11表面进行干蚀刻后而形成电极12、13的情况B，其电压电流特性为在到3～5V左右的低电压下几乎没有电流流过，表现出非线性的特性。
还有，为了得到一对电极12、13，必须对ZnO等导电层进行布图，该蚀刻液是稀盐酸等，GaN层11表面几乎没有损伤，不受影响，所以如图3C的A，几乎得到欧姆接触。就是说，电极12、13与p型GaN层11之间的电接触的差表现在图3C。
认为其原因是，由干蚀刻时Ar离子等的撞击，p型GaN层11的晶体结构受到损伤，载流子的移动被抑制。这被认为，p型的氮化镓类化合物半导体层的载流子浓度难以提高的性质也同时起作用，且更为显著，是GaAs类(AlGaAs类和InGaAlP类等)化合物半导体等中所不能见到的、在氮化镓类化合物半导体层中所特有的现象。该电极与p型GaN层的电接触特性，不是由离子冲击的干蚀刻，尽管是只将p型GaN层11表面暴露于氧等离子体氛围中，也可以观察到同样的现象。就是说，将p型GaN层11表面暴露于氧等离子体氛围中30分钟后，与图3B同样由ZnO层形成一对电极，在该一对电极之间同样施加电压的结果，是与图3C的B同样的结果。这被认为是，虽然不像干蚀刻那样受到离子冲击，但氛围中的氧进入GaN层，出现了与氧化合的Ga，抑制载流子的移动。
本发明利用该现象，在通过去除透光性导电层的一部分而露出的半导体叠层部表面上以直接接触的方式形成上部电极(电极垫)，同时在与该上部电极接触部分的半导体叠层部表面上形成上述非欧姆接触的电流抑制机构10。就是说，在由现有GaAs类化合物进行时，将在欲抑制电流的部位形成绝缘物层以及与周围的导电型不同的导电型层的方法适用于氮化镓类化合物半导体，特别是p型氮化镓类化合物半导体层适用，此时欲抑制电流部位以外的p型半导体层等表面的导电性下降，即使在表面形成透光性导电层，也存在不能得到透光性导电层与半导体层的欧姆接触的问题。但是，根据本发明的电流抑制机构，由于在形成透光性导电层之后，仅去除欲抑制电流的上部电极形成部位的透光性导电层，露出半导体叠层部的表面，在原状态下在该表面上形成电流抑制机构，所以上部电极与半导体叠层部表面之间是非欧姆接触，仅抑制上部电极下侧的电流，其它部分则能够得到非常良好的欧姆接触。
图1所示的例子，是去除上部电极8形成部位中的透光性导电层7，形成开口部7a，在从该开口部7a露出的半导体叠层部6表面上形成由干蚀刻的凹部10a，作为电流抑制机构10。就是说，在也包含透光性导电层7的全体表面上由Ar离子和Cl2气体实施干蚀刻，这样不会对透光性导电层7及其下部的半导体叠层部6产生任何影响，仅是从该开口部7a露出的半导体叠层部6的表面被干蚀刻10～50nm左右，形成凹部10a。而且，在该凹部10a内和开口部7a周围的透光性导电层7上部，例如由0.01～0.05μm左右厚度的Ti层与0.2～1μm左右厚度的Au层的叠层结构而形成上部电极(电极垫)8。该凹部10a的表面，如上述图3C的B所示，作为电极材料，欧姆特性非常低下，几乎没有电流流过。
如上所述，该电流抑制机构10，也可以不是由干蚀刻形成的凹部10a，可以是由暴露于氧等离子体氛围中，通过形成氧进入的层(氧化物层)所得到。该例示于图2。在图2中，10b是表示将半导体叠层部6的表面暴露于氧等离子体中的结果所产生的氧化物层，与上述同样，使上部电极8的形成部位中的透光性导电层7开口，使半导体叠层部6的一部分露出，例如在氧气(O2)氛围中，在等离子体电源功率为200W～400W的条件下放置5～30分钟左右，由此在半导体叠层部6的露出面的表面部形成氧化物层10b，具有作为电流抑制机构10的功能。其它的上部电极8的形成等都与上述图1所示的例子相同。
通过该电流抑制机构10将上部电极8直接设置在半导体叠层部6表面的结构以外的部分，可以形成与现有氮化镓类化合物半导体发光元件同样的结构。在图1所示的例子中，作为基板1，使用以C面作为主面的蓝宝石(Al2O3单晶)基板，但并不限于此，也可以是以其它面作为主面的蓝宝石基板。而且，基板1可以是绝缘性基板，也可以使用碳化硅(SiC)、GaN、GaAs、Si等半导体基板。在使用绝缘性基板作为基板1的情况下，由于从基板的背面不能取出电极，所以如后述，有必要蚀刻去除半导体叠层部6的一部分，使下层的导电型层(在图1的例子中是n型层3)露出。
在图1所示的例子中，半导体叠层部6由缓冲层2、n型层3、活性层4、及p型层5构成。缓冲层2是在基板与叠层的半导体层的晶格常数有很大差异时，或在基板1上难以直接结晶性良好地叠层氮化镓类化合物半导体层的状态时所设置，如果没有这样的问题，则不必要设置。例如组成为AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1，例如x＝1，y＝0)等，在400～600℃左右的低温下形成。而且，在图1所示的例子中，形成发光层的叠层部为由n型层3与p型层5夹持活性层4的双异质结结构，但并不限于这样的结构，也可以是单异质结的pn结的结构。形成该发光层的半导体层是在700～1000℃左右的高温下所形成。而且，一般地，大多情况下是为了p型层的活性化而将p型层形成在上面侧，但也可以p型层是下层，n型层是上层。
在图1所示的例中，n型层3与p型层5，分别表示的是单层的例子，但一般地，例如在电极形成部中，作为接触层是由容易增大载流子浓度的GaN层所形成，为了在活性层侧容易限制载流子，多数情况下是由带隙大于活性层4的AlGaN类化合物所构成，为了进一步具有其它的功能，也可以是多层的结构。另外，为了叠层晶格常数不同的层，也可以是超晶格结构。但是，也可以由具有这些功能的单层所形成。而且，各层的厚度是根据各自的要求而形成，例如作为n型层3，形成全体为3～10μm左右的厚度，作为p型层5，形成全体为0.1～1μm左右的厚度。还有，形成n型层3时，一般将Se、Si、Ge、Te等作为掺杂物加入到氮化镓类化合物半导体，另外，形成p型层5时，一般将Mg、Zn等作为掺杂物加入到氮化镓类化合物半导体而得到。
该p型层5，由于p型掺杂物的Mg等难以具有与氢(H)化合作为掺杂物的功能，所以希望进行活化处理。该活化处理，例如在N2氛围中，进行600～800℃、10分～1小时左右的热处理，但并不限于此，也可以利用电子射线照射的方法进行。在该活化处理时，可以在p型层表面形成保护膜而进行，也可以无保护膜而进行。
活性层4选择具有对应于发光波长的带隙能量的材料，例如在波长为460～470nm的蓝色发光的情况下，形成由In0.15Ga0.85N构成的块材结构，或由InGaN构成的井层与由GaN构成的阻挡层的单一或多重的量子井结构，全体形成0.01～0.2μm左右的厚度。活性层4是由非搀杂所形成，可以是p型，也可以是n型。
透光性导电层7，例如是由Ni与Au叠层合金化而形成2～100nm左右厚度的层，或者是光透过ZnO层或ITO层等，同时电流容易在芯片的全体扩散，由容易得到导电性、且与p型层5的欧姆接触的材料形成。由于ZnO层和ITO层即使很厚也具有透光性，所以例如可以形成0.3～2μm左右的厚度。在图1所示的例子中，在形成0.3μm左右厚度的ZnO层作为透光性导电层7。
在图1所示的例子中，由于半导体叠层部6的上面侧是p型层5，所以上部电极8作为p侧电极而形成，例如是Ti/Au、Pd/Au或Ni/Au等叠层结构，作为全体形成0.2～1μm左右的厚度，下部电极9(n侧电极)例如是Ti-Al或Ti-Au等合金层，作为全体形成0.2～1μm左右的厚度。
接着，参照图4对图1所示的半导体发光元件的制造方法加以说明。首先，将基板1放置于例如MOCVD(有机金属化学气相沉积)装置内，导入生长的半导体层的成分气体，例如三甲基镓(TMG)、三甲基铝(TMA)、三甲基铟(TMI)、氨气(NH3)、作为n型掺杂气体的H2Se、SiH4、GeH4、TeH4中的一种，另外，作为p型掺杂气体的二甲基锌(DMZn)或二乙基环戊二烯基镁中所必要的气体，与载气的H2或N2同时导入，如图4A所示，例如在400～600℃左右堆积厚度为0.01～0.03μm左右的由GaN构成的缓冲层2。接着，通过分别顺次外延生长由厚度为2～10μm的n型GaN类层和厚度为0.1～0.8μm的n型AlGaN类层构成的n型层3、厚度为0.01～0.1μm的由InGaN类层构成的活性层4、以及由厚度为0.05～0.4μm的p型AlGaN类层和厚度为0.05～0.5μm的p型GaN类层构成的p型层5，形成半导体叠层部6。
其后，在N2氛围中，进行600～800℃、30分左右的热处理，进行p型层5的活化处理。接着，由真空蒸镀法或溅射法等形成厚度为0.4～1μm左右的ZnO层，形成透光性导电层7。而且，为了形成下部电极(n侧电极)9，进行由氯气的反应性离子蚀刻，由此蚀刻芯片一部分的半导体叠层部6，露出n型层3的一部分。此时，如图1A所示，虽然也有在各芯片上分割的境界部附近的半导体叠层部6也被蚀刻的情况，但也可以不进行境界部的蚀刻。其后，在表面设置抗蚀剂膜，仅在形成上部电极(p侧电极)的部位开口，由稀盐酸等蚀刻液，去除由抗蚀剂膜的开口而露出的透光性导电层7的一部分，如图4B所示，在透光性导电层7上形成开口部7a。而且，在这种状态下由Ar和Cl2气体进行干蚀刻，如图4C所示，在从开口部7a露出的半导体叠层部6表面上形成凹部10a。该凹部10a的深度约为数十nm左右。
其后，如图4D所示，例如分别由喷射法形成厚度为0.1μm左右的Ti膜，由真空蒸镀法等形成厚度为0.4μm左右的Au膜，而形成上部电极8，同样地，通过形成厚度为0.1μm左右的Ti膜和厚度为0.3μm左右的Al膜，并通过烧结而合金化，形成下部电极(n侧电极)9。该上部电极8和下部电极9是由引线接合法等与引线端子等连接的电极垫。而且，通过芯片化，得到图1所示的发光元件芯片。
为了制造图2结构的半导体发光元件，在上述透光性导电层7上形成开口部7a之后，不进行干蚀刻，而是原样仅在氧等离子体氛围中暴露10～30分钟左右，后面的工序与上述制造工序完全同样地进行即可。
根据本发明的半导体发光元件，上部电极与去除透光性导电层的一部分而露出的半导体叠层部表面密合，同时与透光性导电层也密合而设置，且在上部电极与半导体叠层部表面的接触部设置有电流抑制机构，所以上部电极与半导体叠层部之间高强度地接合，同时又是电气非欧姆接触。其结果是，在上部电极8与下部电极9之间施加电压时，上部电极8的下侧几乎没有电流流过，电流经过透光性导电层7流向周围的半导体叠层部。因此，上部电极8的下侧的活性层几乎不起发光的作用。就是说，在上部电极的下侧发光，向正上方的光由于上部电极为金属膜，所以不能通过光，而成为浪费，但根据本发明，上部电极的下侧的活性层几乎不发光。其结果是，发出的光能够有效地取出，难以向外部取出的光被抑制，所以不会使用无效的电流，能够大幅度地提高外部量子效率。
产业上的可利用性本发明可以应用于液晶显示装置等背光、白色和蓝色类等各种发光元件、照明装置等，作为光源在广泛的领域内得到使用。
权利要求
1.一种半导体发光元件，其特征在于，具有叠层氮化镓类化合物半导体层的n型层和p型层，形成发光部的半导体叠层部；设置在该半导体叠层部表面的透光性导电层；和去除该透光性导电层的一部分、与露出的所述半导体叠层部的表面和所述透光性导电层相接触而设置的上部电极，该半导体发光元件构成为通过在去除所述透光性导电层的一部分而露出的所述半导体叠层部表面上设置电流抑制机构，确保所述上部电极与所述半导体叠层部表面的密合性，同时抑制电流向该上部电极的下侧流动。
2.根据权利要求1所述的半导体发光元件，其特征在于所述电流抑制机构是在去除所述透光性导电层而露出的所述半导体叠层部的表面上形成的凹部。
3.根据权利要求1所述的半导体发光元件，其特征在于所述电流抑制机构是在去除所述透光性导电层而露出的所述半导体叠层部的表面上形成的含氧层。
4.根据权利要求3所述的半导体发光元件，其特征在于所述凹部的深度为10～50nm。
5.一种半导体发光元件的制造方法，其特征在于通过在基板表面叠层氮化镓类化合物半导体层形成含n型层和p型层的发光部，从而形成半导体叠层部；在该半导体叠层部表面形成透光性导电层；通过蚀刻去除该透光性导电层的上部电极形成部位的一部分而露出所述半导体叠层部的表面，通过使由该蚀刻、部分露出的所述半导体叠层部表面暴露于氧等离子体氛围中，而使该表面成为电流抑制区域，以密合在作为该电流抑制区域的所述半导体叠层部的表面和所述透光性导电层的开口部附近的方式形成上部电极。
6.一种半导体发光元件的制造方法，其特征在于在权利要求5所述的制造方法中，代替暴露于所述氧等离子体氛围中，通过干蚀刻，在所述露出的半导体叠层部的表面上形成凹部，以密合在该凹部内的露出面和所述透光性导电层的开口部附近的方式形成上部电极。
7.根据权利要求5所述的半导体发光元件的制造方法，其特征在于所述氧等离子体的处理是在等离子体电源功率为200W～400W的条件下进行5～30分钟。
全文摘要
本发明的半导体发光元件，由叠层氮化镓类化合物半导体层的n型层(3)与p型层(5)形成发光部而形成半导体叠层部(6)，在该半导体叠层部表面设置有透光性导电层(7)。去除该透光性导电层的一部分、与露出的半导体叠层部的表面和透光性导电层相接触而设置有上部电极(8)。其构成为在从透光性导电层的开口部(7a)露出的半导体叠层部表面上设置电流抑制机构(10)，确保上部电极与半导体叠层部表面的密合性，同时大幅度地抑制电流向上部电极的下侧流动。其结果是，能够得到通过抑制上部电极下侧的发光而提高外部量子效率，同时能够提高上部电极与半导体层的密合性的使用氮化镓类化合物的半导体发光元件。
文档编号H01S5/00GK1894807SQ20048003761
公开日2007年1月10日 申请日期2004年12月16日 优先权日2003年12月18日
发明者伊藤范和, 园部雅之, 中川大辅 申请人:罗姆股份有限公司