专利名称：具有透明导电膜的半导体发光元件的制作方法
技术领域：
本发明涉及具有透明导电膜的半导体发光元件，尤其涉及将透明导电膜用于电流扩展层的高亮度的半导体发光元件。
背景技术：
近年来，由于可以采用MOVPE法生长GaN系或AlGaInP系的高品质晶体，因而，以往作为半导体发光元件的发光二极管(以下简称LED)现在已经可以制作成蓝色、绿色、橙色、黄色、红色的高亮度LED。
但是，为了得到高的亮度，必须改善电流扩展特性，以使电流能够均匀地注入LED的芯片面内。为达到这个目的，需要使电流扩展层生长成比较厚的膜厚。例如，对于AlGaInP系的LED元件，需要使电流扩展层的膜厚达到5μm-10μm左右。因此，生长电流扩展层所需的原料费用增大，其结果必然导致LED元件的制造成本增高，成为廉价地制作AlGaInP系LDE的障碍。
因此，作为具有充分的透光性并具有可得到良好的电流扩展特性等电气特性的膜，有人提出将ITO(氧化铟锡Indium Tin Oxide)或ZnO(氧化锌Zinc Oxide)用于电流扩展层的方法(参照专利文献1日本特开平8-83927号公报)。另外，还有人提出在p型包层上直接形成ITO膜的方法(参照专利文献2美国再颁专利发明第35665号说明书及专利文献3美国专利第6,057,562号说明书)。
象这样使用ITO膜作为电流扩展层，就不再需要象以往那样作为电流扩展层使半导体层的厚度达到5μm-10μm，由于不再需要这样厚的外延层，可以以较低的生产成本制造高亮度的LED元件和LED元件用外延晶片。
然而，在窗口层使用ITO膜的场合，存在的问题是，在半导体层和金属氧化物即ITO膜之间产生了接触电阻，其正向工作电压增高。即，作为透明导电膜(透明电极)的ITO膜是n型半导体，而与其接触的上侧包层是p型半导体。因此，对LED施加正向的工作电压时，由于透明导电膜(透明电报)与p型包层之间形成反向偏置的状态，结果，如果不施加大电压，电流就不会流动。
作为解决该问题的对策，有以下所述的方法，即，在ITO膜和p型包层之间，设置与电流扩展层不同的另一个作成薄膜状的高载流子浓度层的接触层并使其与ITO膜接触，通过隧道结以低电压驱动LED的方法(例如参见专利文献2)。但是，由于p型包层的膜厚较薄(作为p型包层起作用，只要200nm以上即可，因而p型包层较薄)，作为掺杂剂的Zn将从上述接触层扩散到活性层中。
这种接触层的p型掺杂剂扩散的问题，带来以下两个害处。所述的因掺杂剂的扩散引起的害处，第一个害处是导致LED元件的输出功率降低。扩散的掺杂剂向LED元件的深度方向扩散，当扩散到LED元件的活性层时，则成为活性层内的缺陷。该缺陷成为非辐射性复合成分，使其辐射输出随时间而降低。其第二个害处是，LED元件的驱动电压上升。由于掺杂剂扩散使薄膜接触层的实质上的载流子浓度降低，因而，上述的隧道结难于实现，致使隧道电压上升，因而LED元件的驱动电压上升。
作为对上述掺杂剂的扩散问题的解决方法，虽然有将活性层和该接触层的距离加大，抑制掺杂剂向活性层的扩散，即加大p型包层膜厚的方法，但这种方法存在与p型包层相同的材料系的生长速度慢，原材料费用高等问题。
另一方面，作为其它方法，例如在专利文献3中作为改善电流扩展以提高辐射输出的方法，公开了在p型包层和接触层之间设置例如由AlGaAs层构成的缓冲层的方法(为了改善电流扩展而设置)。
但是，本发明人发现，采用专利文献3的方法，例如将高Al混晶比的AlGaAs层等用于构成上述缓冲层的材料时，在生长时由于热等容易引起掺杂剂的扩散，并且其程度十分显著。因此，为了不使接触层的掺杂剂扩散到活性层中，必须增大缓冲层的膜厚。
发明内容
因此，本发明的目的在于解决如上问题，提供一种高亮度、低驱动电压并且能抑制辐射输出随时间而降低以及驱动电压上升的半导体发光元件。
为了实现上述目的，本发明按以下所述构成。
本发明的第1方案的具有透明导电膜的半导体发光元件，是在半导体衬底上形成至少由n型包层、活性层、p型包层构成的发光部，在上述发光部的上部形成添加了1×1019/cm3以上的p型掺杂剂的As系接触层，再在上述接触层的上部形成由金属氧化物材料的透明导电膜构成的电流扩展层，其特征是，在上述接触层和上述p型包层之间，具有由至少2层或2层以上的缓冲层部构成并且邻接的缓冲层部彼此间的材料或组成不同的缓冲层。
根据该特征，由于缓冲层形成了将作为抑制扩散层发挥作用的缓冲层部叠层多层的结构，因此，与缓冲层由材料或组成均一的单层构成的情况相比，可以减小得到相同程度的抑制掺杂剂扩散作用所必需的缓冲层整体的厚度。另外，在发光部的上部设置包含高浓度的p型掺杂剂的接触层，再在其上设置由金属氧化物材料构成的电流扩展层的半导体发光元件，可以更有效地抑制掺杂剂从上述接触层的扩散，不仅高亮度、低驱动电压，还能在驱动半导体发光元件的过程中，抑制辐射输出随时间而降低以及驱动电压的上升。
本发明的第2方案，是上述第1方案的具有透明导电膜的半导体发光元件，其特征是，上述各缓冲层部所使用的材料对于发光峰值波长是透明的。
本发明的第3方案，是上述第2方案的具有透明导电膜的半导体发光元件，其特征是，上述各缓冲层部由AlxGa1-xAs(其中，0.4≤x≤1)或(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)中的任一种材料构成，且上述各缓冲层部的掺杂剂是Mg。
作为构成各缓冲层部的合适材料，选择AlxGa1-xAs(其中，0.4≤x≤1)是因为，该材料对于发光波长是透明的，与GaAs衬底的晶格相匹配，并且是不含有单价高的In原料的廉价的原料。不过，也可以由对于发光波长是光学透明的(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)构成各缓冲层部。另外，缓冲层部的掺杂剂是Mg，这是因为可以添加比较高的浓度，并且其扩散常数比Zn小，因而使用Mg在抑制接触层的Zn的扩散方面可以认为是更合适的。
本发明的第4方案，是上述第2方案的具有透明导电膜的半导体发光元件，其特征是，上述缓冲层是由AlxGa1-xAs(其中，0.4≤x≤1)构成的缓冲层部和由(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)构成的缓冲层部的组合构成，且上述各缓冲层部的掺杂剂是Mg。
本发明的第5方案，是上述第2-4方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述接触层的主掺杂剂是Zn，其载流子浓度为1×1019/cm3以上，并且其组成是AlxGa1-xAs(其中，0≤x≤0.4)。
接触层的主掺杂剂是Zn，这是因为，虽然其具有扩散常数比较大的缺点，但其最大的优点是载流子浓度可达1×1019/cm3以上。另外，能稳定地实现1.0×1019/cm3以上的高载流子浓度的接触层的半导体材料是有限的。经本发明人的研究，就接触层而言，作为能稳定地实现1.0×1019/cm3以上的高载流子浓度的半导体，掺杂Zn的AlxGa1-xAs(其中，0≤x≤0.4)是最佳的。但是，由于上述AlGaAs对于发光波长是不透明的，因而必须以30nm左右以下的薄膜来形成。
本发明的第6方案，是上述第2-5方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述p型包层的掺杂剂是Mg，并且p型包层、n型包层及活性层由(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0.4≤y≤0.6)构成。
作为构成上述活性层、n型包层及p型包层的适宜材料，选择上述列举的材料的是因为，在与GaAs衬底晶格大致匹配的材料内，相对于由LED元件发出的光的波长是光学透明的。另外，p型包层的掺杂剂是Mg，这是因为可以添加至比较高的浓度，并且其扩散常数比Zn小，因而可以抑制接触层的Zn扩散。
本发明的第7方案，是上述第2-6方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，2层或2层以上交替形成的上述缓冲层部的至少1层由无掺杂层构成。
本发明的第8方案，是上述7方案的具有透明导电膜的半导体发光元件，其特征是，无掺杂层的C浓度为5×1017原子/cm3以下。
由于Zn从接触层的扩散随着构成缓冲层部的无掺杂层的C浓度而变化，如果C浓度高，则Zn的扩散增多，因而引起辐射输出降低。从这个角度考虑，C(碳)浓度的具体数值优选为5×1017原子/cm3以下。
本发明的第9方案，是上述第2-8方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，在上述活性层与上述p型包层之间设置有无掺杂层。
本发明的第10方案，是上述第2-8方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，在上述活性层与上述p型包层之间设置有浓度比该p型包层低的p型低浓度层。
本发明的第11方案，是上述第2-10方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，在上述n型包层与上述活性层之间设置有无掺杂层。
本发明的第12方案，是上述第2-10方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，在上述n型包层与上述活性层之间设置有浓度比该n型包层低的n型低浓度层。
本发明的第13方案，是上述第2-12方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述电流扩展层由ITO(氧化铟锡)、ZnO(氧化锌)、CTO(氧化镉锡)和AZO(氧化锌铝)中的任一种构成。
本发明的第14方案，是上述第2-13方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述电流扩展层的膜厚在根据关系式d＝A×λp/(4×n)[其中，A为常数(1或3)，λp为发光波长(单位nm)，n为折射率]求得的d的±30％的范围内。
本发明的第15方案，是上述第2-14方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，在上述半导体衬底和上述n型包层之间，设置有由半导体多层膜构成的光反射层，其中，该半导体多层膜中的半导体层以2个折射率不同的半导体层为一对，共具有15对以上。
本发明的第16方案，是上述第2-15方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述电流扩展层的载流子浓度在刚成膜后的状态下为8×1020/cm3以上。
为了降低隧道电压，优选的是，与接触层的高载流子化联动，电流扩展层(ITO膜)的载流子浓度也越高越好，具体地说，具有8×1020/cm3以上的载流子浓度。
本发明的第17方案，是上述第2-16方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述活性层是多量子阱结构或应变多量子阱结构。
本发明的第18方案，是上述第2-16方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述活性层是无量子效应的多异质结结构。
本发明的第19方案，是上述第2-18方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述p型包层和上述缓冲层的膜厚之和大于等于1000nm、小于等于3000nm，且该p型包层的膜厚大于等于200nm、小于等于600nm。
将从活性层到接触层的膜厚的下限规定为1000nm以上是因为，如果从活性层到表面电极的距离过小，在LED元件制作时的引线焊接工序中，由于超声波振动等可使LED元件破坏。反之，将其上限规定为3000nm以下是因为，通过设置于接触层上的ITO膜，可以期待LED元件的电流扩展特性具有充分的效果，因而缓冲层的膜厚没有必要太厚，将其做得较薄一些还可以降低LED元件的制造成本。此外，通常p型包层的膜厚为200nm-600nm，因而缓冲层的膜厚优选在约400nm-2800nm的范围内。
本发明的第20方案，是上述第2-19方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述接触层的膜厚大于等于1nm、小于等于30nm。
本发明的第21方案，是上述第15方案所述的具有透明导电膜的半导体发光元件，其特征是，上述光反射层由(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0.4≤y≤0.6)和AlxGa1-xAs(其中，0≤x≤1)的组合构成。
选择这些材料是因为，在与GaAs衬底晶格大致匹配的材料内，相对于从LED元件发出的光的波长，光学上是透明的。如所周知，构成作为光反射层的DBR(分布布喇格反射镜)的两种材料的折射率差较大者，其光的反射频段宽，而且反射率高。因此，作为所选择的合适的材料，可以从上述材料中选定。
本发明的第22方案，是上述第9-12方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述无掺杂层、上述n型低浓度层或上述p型低浓度层的膜厚小于等于100nm。
与活性层接触的无掺杂层或低浓度层的膜厚如果过厚，向活性层供给载流子的状况恶化，光辐射输出降低，而成本增高，因而优选的是小于等于100nm。
本发明的第23方案，是上述第2-22方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，上述缓冲层的各缓冲层部的膜厚大于等于10nm。
为了发挥各缓冲层部作为抑制扩散层的作用，其各缓冲层部的一层的膜厚必须大于等于10nm。
本发明的第24方案，是上述第2-23方案中任一项所述的具有透明导电膜的半导体发光元件，其特征是，在上述半导体衬底上设置了具有n型导电性并由与该半导体衬底相同的材料构成的缓冲层。
本发明的前提是下面所述的半导体发光元件，即，在半导体衬底上至少形成n型包层、活性层、p型包层，在它们的上部形成添加了浓度为1×1019/cm3以上的高浓度的p型掺杂剂的薄膜的As系接触层，再在其上形成由金属氧化物材料的透明导电膜构成的电流扩展层。另外，p型包层的掺杂剂例如是Mg，高载流子浓度的薄膜的接触层的掺杂剂例如是Zn。
本发明的特征在于，在这样的半导体发光元件中，在上述接触层和该p型包层之间设置至少由2层或2层以上的缓冲层部构成且相邻的缓冲层部彼此间的材料或组成不同的缓冲层。具体地说，由相对于发光波长透明的AlxGa1-xAs(其中，0.4≤x≤1)或(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)中的任一种材料构成缓冲层部；或者，形成相对于发光波长透明的AlxGa1-xAs(其中，0.4≤x≤1)和(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)的组合而构成缓冲层。即，由2层或2层以上的缓冲层部的异质结构成缓冲层。
为了使上述各缓冲层部起到抑制扩散层的作用，将其2层或2层以上多级叠层来构成缓冲层，因此，与以往由材料或组成均一的单层构成缓冲层的情况相比较，能更有效地抑制掺杂剂从接触层的扩散。因此，即使在得到与现有技术相同程度的抑制掺杂剂扩散作用的场合，也可以将缓冲层整体的厚度作得比现有技术更薄。
根据本发明，由于将作为抑制扩散层发挥作用的缓冲层部叠层为多级而构成缓冲层，因而，所得到的半导体发光元件可以有效地抑制掺杂剂从接触层的扩散，具有高亮度及低驱动电压，还可以抑制光辐射输出随时间而降低以及驱动电压上升。另外，根据本发明，可以使缓冲层的整体厚度比现有技术更薄，能以低成本制作元件特性优良的LED元件。
图1是本发明的实施方式的AlGaInP系红色LED的剖面结构图。
图2是本发明的实施例1的AlGaInP系红色LED的剖面结构图。
图3是本发明的实施例2的AlGaInP系红色LED的剖面结构图。
图4是表示本发明的AlGaInP系红色LED的变形例的剖面结构图。
图5是比较例1的AlGaInP系红色LED的剖面结构图。
图6是比较例2的AlGaInP系红色LED的剖面结构图。
图7是表示比较例2的AlGaInP系红色LED的SIMS分析结果的图示。
符号说明1 n型GaAs衬底2 n型GaAs缓冲层3 光反射层4 n型AlGaInP包层(n型包层)5 无掺杂AlGaInP活性层(活性层)6 p型AlGaInP包层(p型包层)7 p型AlGaAs接触层(p型接触层)8 ITO膜9 表面电极10 背面电极11 缓冲层11-1…11-N缓冲层部11a缓冲层部(第1缓冲层部)11b缓冲层部(第4缓冲层部)12 抑制扩散层(第2缓冲层部)
13 抑制扩散层(第3缓冲层部)14、15 防止扩散层具体实施方式
下面，根据图示的实施方式说明本发明。
图1表示本实施方式的发光二极管的结构。该发光二极管是在作为半导体衬底的n型GaAs衬底1上依次结晶生长以下的晶体层而构成发光部n型GaAs缓冲层2、由DBR反射镜(分布布喇格反射层)构成的n型光反射层3、n型AlGaInP包层(也简称为n型包层)4、无掺杂的AlGaInP活性层5、p型AlGaInP包层(也简称为p型包层)6；进而，在它们的最上层即p型包层6上叠层添加了高浓度的p型掺杂剂的As系的p型AlGaAs接触层(也简称为p型接触层)7。再在该p型接触层7上，作为由金属氧化物材料构成的电流扩展层，叠层透明导电膜即ITO膜8，并在其表面侧形成表面电极9，而在其背面侧形成背面电极10。
活性层5的组成是(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0.4≤y≤0.6)，n型包层4和p型包层6的组成分别是(AlxGa1-x)yIn1-yP(其中，0.6≤x≤1，0.4≤y≤0.6)。n型包层4的掺杂剂是Si，p型包层的掺杂剂是Mg。
上述p型接触层7由AlxGa1-xAs(其中，0≤x≤0.4)构成，膜厚大于等于1nm、小于等于30nm，作为p型掺杂剂添加有Zn，其载流子浓度达1×1019/cm3以上的高浓度。
作为电流扩展层的ITO膜8，其膜厚在按关系式d＝A×λp/(4×n)[式中，A为常数(1或3)，λp为发光波长(单位nm)，n为折射率]求得的d的±30％范围内。作为该电流扩展层的ITO膜8采用真空蒸镀法或溅射法形成，刚成膜后的状态下具有的载流子浓度为8×1020/cm3以上。
并且，作为该发光二极管的特征，在上述p型接触层7和上述p型包层6之间，具有作为主要的p型掺杂剂添加了Mg的由AlxGa1-xAs(其中，0.4≤x≤1)构成的p型缓冲层11。
该p型缓冲层11，形成了将材料或组成不同的至少2层或2层以上、在本实施方式中为N层的缓冲层部11-1、……11-N(N为2以上的自然数)叠层的结构。图1表示的是由第1缓冲层部11-1、第2缓冲层部11-2、……第N缓冲层部11-N构成的结构。这些缓冲层部11-1、…11-N虽然全都是由膜厚大于等于10nm的AlxGa1-xAs(其中，0.4≤x≤1)构成，但其Al组成x的值却彼此不同。另外，在各缓冲层部11-1、…11-N中添加了作为p型掺杂剂的Mg。
该缓冲层11的膜厚设定为，其与p型包层的膜厚(通常为200nm-600nm)之和为1000nm -000nm。这是为了形成可以防止元件在引线焊接工序中破坏的结构。作为具体的厚度，由于p型包层的膜厚通常为200nm-600nm，因而，缓冲层11的膜厚大约在400nm-2800nm左右的范围内。以往，缓冲层11的膜厚必须在3000nm以上，由此可知，本发明可以将该层的结构做得更薄。
采用这种结构，由于各缓冲层部11-1、……11-N作为抑制扩散层发挥作用，因此，尽管缓冲层11的膜厚较薄，仅有400nm-2800nm，但对于p型掺杂剂Zn从p型接触层7向发光部的扩散，可以得到与由同一材料或同一组成的材料构成的场合相同的抑制掺杂剂扩散的作用。
在上述实施方式中，作为缓冲层部11-1、…11-N的材料使用的是AlxGa1-xAs(其中，0.4≤x≤1)，但代替这种材料也可以使用(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)。其中，Al的组成x在各缓冲层部相互间是不同的。
另外，将材料不同的缓冲层部至少交替地形成2层或2层以上的缓冲层11，也可以通过由AlxGa1-xAs(其中，0.4≤x≤1)构成的缓冲层部和由(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)构成的缓冲层部的组合来构成。
再有，缓冲层11也可以将由AlxGa1-xAs(其中，0.4≤x≤1)或(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)构成的缓冲层部至少1层或1层以上以无掺杂层来构成。另外，可以有意地或不可避免地在该无掺杂层中掺入C(碳)，其C浓度通过设定V/III之比，可抑制到5×1016原子/cm3以下。这里所说的“有意地”，是指积极地或有目的地进行掺杂，所谓“不可避免地”是指，尽管没有积极地、有目的地或故意地进行掺杂，但C仍然自然地混入到晶体中的不可避免的现象。本说明书中所使用的“无掺杂”这一表述，是指没有积极地、有目的地或故意地进行掺杂，而不是指C(碳)等杂质自然地不可避免地混入到晶体中的现象。
用于得到本发明的具有透明导电膜的半导体发光元件的最适宜的条件如下。
第一，与ITO膜8接触的接触层7，必须添加极高浓度的决定导电类型的杂质。具体地说，在添加了Zn(锌)的接触层7的情况下，其晶体材料优选Al混晶比为0-0.4的GaAs或AlGaAs，其载流子浓度优选1×1019/cm3以上，并且其越高越好。ITO膜8基本上属于n型半导体材料，而LED一般以p型侧向上的方式制作。因此，在电流扩展层应用了ITO膜8的LED，其导电类型从衬底一侧起形成n/p/n结，在ITO膜8和p型半导体层的界面产生很大的势垒，成为工作电压非常高的LED。为了解决这个问题，对于p型半导体层，需要具有非常高的载流子浓度的接触层7。并且，接触层7的带隙较窄是因为，这样容易实现高载流子化。
再有，与接触层7的高载流子化同步，与接触层7接触的ITO膜8的载流子浓度对于降低隧道电压也是重要的。另外，基于与接触层7同样的理由，ITO膜8的载流子浓度也是越高越好，具体地说，优选具有载流子浓度为8×1020/cm3以上。
第二，接触层7的膜厚优选在1nm-30nm的范围内。由于上述接触层7都具有对于由活性层5发出的光成为吸收层的带隙，因而随着膜厚增加，其光辐射输出降低。因此，接触层7的膜厚上限优选为约30nm，更优选为25nm。另外，若接触层7的膜厚小于1nm，由于这时在ITO膜8与接触层7之间不容易形成隧道结，因而难以达到低工作电压和实现工作电压的稳定。
第三，ITO膜8的膜厚优选满足d＝A×λp/(4×n)的关系式[其中，A为常数(1或3)，λp为发光波长(单位nm)，n为折射率]。在LED外延片上形成的ITO膜8具有半导体层与空气层的大约中间的折射率，具有光学防反射膜的功能。因此，为了提高LED的光提取效率，得到输出功率更高的LED元件，优选按照上式得到的膜厚。再有，如果由于形成方法或ITO膜的质地导致ITO膜8加厚，则使透射率恶化，光辐射输出降低。因此，更优选的是λp/(4×n)。另外，由上式求得的ITO膜8的膜厚d可以在±30％以内的范围。这是因为，作为防反射膜，在光学上反射率低的波段具有一定程度的宽度。例如，作为防反射膜，反射率在15％以下的膜厚的许用值在由上式求得的膜厚d的±30％的范围内。若膜厚d超出±30％的范围，则作为防反射膜的效果减小，LED的输出功率降低。
第四，光反射层3的配对数优选10-30对。这是因为，为了具有充分的反射率需要10对以上，若在30对以上则光辐射输出有饱和倾向。更优选为15-25对。
对于本发明中记载的内容，根据场合，有时缓冲层11和p型包层6的组成可以相同。这时，优选将从活性层5的上端到接触层7的距离为1000nm-3000nm。
第五，作为掺入缓冲层11中的材料，不希望使用GaP。这是因为，若使用GaP，则由于与AlGaInP(含有AlInP及GaInP)或AlGaAs的结合不连续而使LED特性中的正向电压增高。
下面，通过实施例及比较例详细说明本发明。
实施例1作为实施例1，制作图2所示结构的发光波长为630nm附近的红色LED用外延片。外延生长方法、外延层膜厚、外延层结构和电极形成方法以及LED元件制作方法如下。
采用MOVPE法，在n型GaAs衬底1上依次叠层生长以下各层n型(Si掺杂)GaAs缓冲层2(膜厚200nm，载流子浓度1×1018/cm3)，n型光反射层(所谓DBR层)3(载流子浓度1×1018/cm3)，n型(Si掺杂)(Al0.7Ga0.3)0.5In0.5P包层4(膜厚400nm，载流子浓度7×1017/cm3)，未掺杂的(Al0.1Ga0.9)0.5In0.5P活性层5(膜厚600nm)，p型(Mg掺杂)(Al0.7Ga0.3)0.5In0.5P包层6(膜厚300nm，载流子浓度4×1017/cm3，缓冲层11(膜厚960nm)，p型(Zn掺杂)Al0.1Ga0.9As接触层7(膜厚3nm，载流子浓度7×1019/cm3。
上述的光反射层3，由AlInP层和Al0.4Ga0.6As层交替40层即形成20对的DBR(分布布喇格反射镜)构成。另外，p型包层6的膜厚为300nm。之所以将p型包层6的膜厚规定为300nm，是因为若膜厚为300nm左右，则困住载流子的效果及作为载流子供给层具有足够的膜厚。即，p型包层6的膜厚为300nm左右时，就可以充分地发挥作为包层的作用。
上述缓冲层11由至少2层或2层以上的缓冲层部构成，邻接的缓冲层部彼此间的材料或组成不同。本实施例1在上述p型包层6上设有四个缓冲层部作为第1缓冲层部设有460nm的p型(Mg掺杂)Al0.80Ga0.20As缓冲层部11a(载流子浓度1×1018/cm3)；进而，作为第2缓冲层部设有20nm的p型(Mg掺杂)Al0.70Ga0.30As抑制扩散层12；作为第3缓冲层部，再在其上设有20nm的p型(Mg掺杂)Al0.60Ga0.40As抑制扩散层13；作为第4缓冲层部还设有460nm的p型(Mg掺杂)Al0.80Ga0.20As缓冲层部11b(载流子浓度1×1018/cm3)。即，在上述接触层7和p型包层6之间，设置由Al0.80Ga0.20As缓冲层部11b(460nm)/Al0.60Ga0.40As抑制扩散层13(20nm)/Al0.70Ga0.30As抑制扩散层12(20nm)/Al0.80Ga0.20As缓冲层部11a(460nm)构成的缓冲层11。
采用MOVPE法生长的生长温度定，从上述n型GaAs缓冲层2到上述p型包层6及上述缓冲层11为650℃，上述p型接触层7为550℃。其它生长条件为生长压力约为6666Pa(50托)，各层的生长速度为0.3-1.0nm/秒，V/III比约150。但是，p型接触层7的V/III比为10。顺便说明，此处所说的V/III比是指将分母作为TMGa或TMAl等III族原料的摩尔数，将分子作为AsH3、PH3等V族原料的摩尔数时的比率(商)。
作为MOVPE生长中所用的原料，例如使用三甲基镓(TMGa)或三乙基镓(TEGa)、三甲基铝(TMAl)、三甲基铟(TMIn)等有机金属以及胂(AsH3)、磷化氢(PH3)等氢化物气体。例如，作为如上所述n型缓冲层2的n型层的添加剂原料使用了二硅烷(Si2H6)。作为如上所述p型包层6的p型层的决定导电类型的杂质的添加剂原料，使用了双环戊二烯络镁(Cp2Mg)。只有p型接触层7使用了二乙基锌(DEZn)。
此外，作为n型层的决定导电类型的杂质的添加剂原料，还可以使用硒化氢(H2Se)、甲硅烷(SiH4)、二乙基碲(DETe)、二甲基碲(DMTe)。另外，作为p型包层6和p型接触层7的p型添加剂原料，还可以使用二甲基锌(DMZn)、二乙基锌(DEZn)。
再有，在将该LED用外延片从MOVPE装置中取出后，采用真空蒸镀法在该晶片的表面即在p型接触层7的表面一侧形成膜厚为270nm的ITO膜8。本结构中，该ITO膜8则为电流扩展层。
这时，取出设置在蒸镀ITO膜8的同一批料中的评价用的玻璃衬底，切断成可进行霍尔测定的尺寸，对ITO膜8单体的电气特性进行评价，结果，其载流子浓度为1.1×1021/cm3，迁移率为18cm2/Vs，电阻率为2.9×10-4Ω·cm。
然后，利用防蚀剂或掩模对准器等一般光刻法工艺中所使用的器材和公知的方法，在该外延片的上面，采用真空蒸镀法形成矩阵状的圆形电极、即直径110μm的表面电极9。蒸镀后的电极形成采用提离(lift-off)法。上述表面电极9分别依次蒸镀了Ni(镍)、Au(金)各20nm、500nm。进而，在外延片的底面上，采用相同的真空蒸镀法在整个面上形成了背面电极10。上述背面电极10分别依次蒸镀AuGe(金锗合金)、Ni(镍)、Au(金)各60nm、10nm、500nm，然后，通过在氮气气氛中加热到400℃、热处理5分钟，进行电极合金化即形成合金工序。
其后，使用切割装置将如上所述构成的带有电极的LED用外延片切断，使该圆形的表面电极9成为中心，制成芯片尺寸300μm见方的LED裸芯片。进而，将上述LED裸芯片装在TO-18管座上(管芯焊接)，然后，再在装好的该LED裸芯片上进行引线接合，制成LED元件。
另外，作为本实施例1的第1变形例，还制作了由无掺杂层构成上述抑制扩散层12及13的LED用外延片，然后将LED用外延片制作成元件。
对这样制成的LED元件的初始特性进行评价，结果，可以得到具有通过20mA电流时(评价时)的光辐射输出为1.85mW、工作电压为1.84V的优良初始特性的LED元件。另外，即使是形成无掺杂层的情况，也可以得到具有光辐射输出为1.87mW、工作电压为1.86V的优良初始特性的LED元件。
另外，对于该实施例1和第1变形例，在大气湿度的环境下以50mA分别驱动该LED元件，在这种状态下进行168小时(1周)的连续通电试验，结果，与试验前的状态的相对比较值为，输出功率90％(以通电前的光辐射输出功率作为100％。下文中简称为“相对输出”)、工作电压+0.004V(约增加0.2％)，以及相对输出93％、工作电压+0.004V(约增加0.2％)。
另外，对于LED元件刚制作好的状态以及LED元件制作后在上述条件下进行了通电试验后的状态的LED元件，进行了SIMS分析，结果可以确认，对于通电试验后的本实施例1的LED元件，作为p型接触层的掺杂剂的Zn没有混入到活性层内，基本上没有扩散。即，可以抑制LED元件的掺杂剂的扩散。
再有，作为实施例1的第2变形例，在上述缓冲层11中，当代替插入Al0.70Ga0.30As抑制扩散层12和Al0.60Ga0.40As抑制扩散层13，制作插入了(Al0.6Ga0.4)0.5In0.5P抑制扩散层和(Al0.5Ga0.5)0.5In0.5P抑制扩散层的结构的LED时，即使是这种结构也能制成初始性能优良的LED。并且，LED的可靠性比用代替前的材料构成的LED的结果更好。
实施例2作为实施例2，制备图3所示结构的发光波长为630nm附近的红色LED用外延片。外延生长方法、外延层膜厚、外延层结构及LED元件的制作方法基本上与上述实施例1(图2)相同。与上述实施例1不同之处在于以下各点。
在本实施例2中，形成了在上述活性层5和上述p型包层6之间设置无掺杂层作为防止扩散层14的结构。该防止扩散层14是用于防止从与包含上述p型包层的层更上层的p型半导体层扩散的p型掺杂剂混入到活性层5中的层。该防止扩散层14的组成与上述p型包层6相同，其膜厚为100nm。因为如果膜厚过厚，则对活性层5供给载流子的作用将恶化，致使光辐射输出降低，并使成本增高。
其次，将如上所述制备的LED用外延片制成元件，其工艺方法与上述实施例1相同。
对这样制备的实施例2的LED元件的初始特性进行评价，结果，得到了光辐射输出为1.97mW、工作电压为1.843V的初始特性。
另外，对于实施例2的LED元件，进行与实施例1的通电试验相同条件的可靠性试验，结果，LED元件的相对输出为101.3％，工作电压没有任何变化。
在上述缓冲层11中设置的异质结层为AlGaInP和AlGaInP、AlGaAs和AlGaAs，不过，只要是相对于由活性层5发出的光是透明材料即可，也可以由其组合形成。不言而喻，例如使用AlGaInP和AlGaAs也可以得到同样的结果。
在本发明的实施例2中，形成了在活性层和p型包层之间设置有本性的无掺杂层的结构。不过，也可以采用如下所述的结构，即设置有包含少许导电型杂质的伪无掺杂层，或者设置有载流子浓度比较低的低载流子浓度包层(p型低浓度层)。
在本发明的实施例的任何结构中，都形成了在活性层5和n型包层4之间不设有任何中间层的结构。但是，例如如图4所示，也可以采用如下结构，即在该活性层5和n型包层4之间设有本性无掺杂层、例如由AlGaInP无掺杂层构成的抑制扩散层1 5，或者，设置包含少许导电型杂质的伪无掺杂层，或者设置载流子浓度比较低的低载流子浓度包层(n型低浓度层)。
在本发明的各实施例中，虽然仅仅以发光波长为630nm的红色LED元件作为制作例，但是，即便是使用相同的AlGaInP系材料制成的除此以外的LED元件，例如发光波长为560nm-660nm的LED元件，这时所使用的各层的材料、载流子浓度、尤其是在窗口层中没有任何变更之处。因此，如果LED元件的发光波长为与上述不同的波段，同样也可以得到本发明预期的效果。
在本发明的各实施例中，虽然形成了在GaAs衬底1上设有缓冲层2的结构，但即使采用在GaAs衬底1上直接叠层n型包层4的结构或者直接叠层DBR层3的结构，同样也可以得到本发明预期的效果。
在本发明的各实施例中，虽然采用表面电极9的形状为圆形的结构，但即使是其它不同形状，例如四边形、菱形、多边形等，也同样能得到本发明预期的效果。
在本发明的各实施例中，虽然只列举了半导体衬底1使用GaAs的例子，但是，除此而外，即使是以Ge为起始衬底的LED用外延片，或者起始衬底为GaAs或Ge，然后将其除去，作为代替的自支撑衬底使用具有导热率与Si相同或大于Si的金属衬底的LED用外延片，也同样可以得到本发明预期的效果。
在本发明的各实施例中，p型包层6为AlGaInP，不过，如果是AlInP或对发光波长透明的材料也是可以的，即使是各实施例以外的组合，也可以得到本发明预期的效果。
比较例1
作为比较例1，制备图5所示结构的发光波长为630nm附近的红色LED用外延片。外延生长方法、外延层膜厚、外延结构和电极形成方法以及LED元件制作方法基本上与上述实施例1相同。另外，ITO膜厚及成膜方法也与上述实施例1相同。与上述实施例1不同之处如下。
在比较例1中，在p型包层6上没有设置缓冲层，而是直接设置p型接触层7的结构。此外，p型包层6的膜厚与实施例1相同为300nm。
将如上所述制成的LED用外延片制成元件，其工艺方法与上述实施例1相同。
对这样制成的LED元件的初始特性进行评价，结果，可以得到在20mA通电时(评价时)的光辐射输出为1.75mW、工作电压为1.91V的特性。
但是，对于该LED元件，按照与上述实施例1相同的条件进行可靠性试验时，其相对输出为65％，工作电压可观察到增加约3％。
另外，与实施例1同样地进行LED元件刚制成后的状态和LED元件制成后在上述条件下进行通电试验后的状态的LED元件的SIMS分析。结果可以确认，通电试验后的本比较例1的LED元件中，p型接触层7的掺杂剂Zn扩散并混入到活性层内。本比较例1所示的LED元件的元件寿命即可靠性降低，是由于该掺杂剂扩散所致。
比较例2作为比较例2，制备图6所示结构的发光波长为630nm附近的红色LED用外延片。外延层膜厚、外延结构如下所述。外延生长方法、电极形成方法及LED元件制作方法与上述实施例1相同。另外，ITO膜厚及成膜方法也与上述实施例1相同。与上述实施例1不同之处如下。
在比较例2中，形成在p型包层6和接触层7之间设有层内材料或组成是相同的1层缓冲层11的结构。上述缓冲层11是与实施例1的缓冲层部11a或缓冲层部11b的部分相同的结构。此外，p型包层6的膜厚与实施例1相同为300nm。
对这样制备的LED元件的初始特性进行评价，结果，可以得到在20mA通电时(评价时)的光辐射输出为1.80mW、工作电压为1.90V的特性。
但是，在大气湿度的环境下以50mA驱动该LED元件，利用与实施例1的条件相同的连续通电试验进行可靠性试验的结果，其相对输出为51％，并可见到工作电压增加约3％。
另外，与实施例1同样进行LED元件刚制成后的状态和LED元件制成后在上述条件下进行通电试验后的状态的LED元件的SIMS分析。该SIMS分析的结果示于图7中。结果证实，通电试验后的本比较例2的LED元件中，p型接触层7的掺杂剂Zn扩散并混入到活性层内。
权利要求
1.具有透明导电膜的半导体发光元件，在半导体衬底上形成至少由n型包层、活性层、p型包层构成的发光部，在上述发光部的上部形成添加了1×1019/cm3以上的p型掺杂剂的As系接触层，再在上述接触层的上部形成由金属氧化物材料的透明导电膜构成的电流扩展层，其特征在于在上述接触层和上述p型包层之间，具有由至少2层或2层以上的缓冲层部构成并且邻接的缓冲层部彼此间的材料或组成不同的缓冲层。
2.根据权利要求1所述的具有透明导电膜的半导体发光元件，其特征在于，用于上述各缓冲层部的材料对于发光峰值波长是透明的。
3.根据权利要求2所述的具有透明导电膜的半导体发光元件，其特征在于，上述缓冲层部由AlxGa1-xAs(其中，0.4≤x≤1)或(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)中任一种材料构成，且上述各缓冲层部的掺杂剂是Mg。
4.根据权利要求2所述的具有透明导电膜的半导体发光元件，其特征在于，上述缓冲层由AlxGa1-xAs(其中，0.4≤x≤1)构成的缓冲层部和由(AlxGa1-x)yIn1-yP(其中，0.3≤x≤1，0.4≤y≤0.6)构成的缓冲层部的组合构成，且上述各缓冲层部的掺杂剂是Mg。
5.根据权利要求2-4中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述接触层的主掺杂剂是Zn，进而其载流子浓度为1×1019/cm3以上，并且其组成为AlxGa1-xAs(其中，0≤x≤0.4)。
6.根据权利要求2-5中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述p型包层的掺杂剂是Mg，并且p型包层、n型包层及活性层由(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0.4≤y≤0.6)构成。
7.根据权利要求2-6中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，2层或2层以上交替形成的上述缓冲层部的至少1层由无掺杂层构成。
8.根据权利要求7所述的具有透明导电膜的半导体发光元件，其特征在于，无掺杂层的C浓度为5×1017原子/cm3以下。
9.根据权利要求2-8中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，在上述活性层与上述p型包层之间设置有无掺杂层。
10.根据权利要求2-8中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，在上述活性层与上述p型包层之间设置有浓度比该p型包层低的p型低浓度层。
11.根据权利要求2-10中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，在上述n型包层与上述活性层之间设置有无掺杂层。
12.根据权利要求2-10中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，在上述n型包层与上述活性层之间设置有浓度比该n型包层低的n型低浓度层。
13.根据权利要求2-12中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述电流扩展层由ITO(氧化铟锡)、ZnO(氧化锌)、CTO(氧化镉锡)、AZO(氧化锌铝)中的任何一种构成。
14.根据权利要求2-13中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述电流扩展层的膜厚在由关系式d＝A×λp/(4×n)求得的d的±30％的范围内，其中，A为常数1或3，λp为发光波长(单位nm)，n为折射率。
15.根据权利要求2-14中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，在上述半导体衬底和上述n型包层之间，设置有由半导体多层膜构成的光反射层，其中，该半导体多层膜中的半导体层以2个折射率不同的半导体层为一对，共具有15对以上。
16.根据权利要求2-15中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述电流扩展层的载流子浓度在刚成膜后的状态下为8×1020/cm3以上。
17.根据权利要求2-16中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述活性层是多量子阱结构或应变多量子阱结构。
18.根据权利要求2-16中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述活性层是无量子效应的多异质结结构。
19.根据权利要求2-18中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述p型包层和上述缓冲层的膜厚之和大于等于1000nm、小于等于3000nm，且该p型包层的膜厚大于等于200nm、小于等于600nm。
20.根据权利要求2-19中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述接触层的膜厚大于等于1nm、小于等于30nm。
21.根据权利要求15所述的具有透明导电膜的半导体发光元件，其特征在于，上述光反射层由(AlxGa1-x)yIn1-yP(其中，0≤x≤1，0.4≤y≤0.6)和AlxGa1-xAs(其中，0≤x≤1)的组合构成。
22.根据权利要求9-12中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述无掺杂层、上述n型低浓度层或上述p型低浓度层的膜厚小于等于100nm。
23.根据权利要求2-22中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，上述缓冲层的各缓冲层部的膜厚大于等于10nm。
24.根据权利要求2-23中任一项所述的具有透明导电膜的半导体发光元件，其特征在于，在上述半导体衬底上设置有具有n型导电性并由与该半导体衬底相同材料构成的缓冲层。
全文摘要
本发明提供了高亮度、低驱动电压而且能在驱动半导体发光元件的过程中抑制光辐射输出随时间而降低以及驱动电压上升的半导体发光元件。本发明的半导体发光元件是，在半导体衬底(1)上形成至少由n型包层(4)、活性层(5)、p型包层(6)构成的发光部，在上述发光部的上部形成添加了高浓度的p型掺杂剂Zn的As系接触层(7)，再在上述接触层(7)的上部形成由金属氧化物材料的透明导电膜构成的电流扩展层，其特征是，在上述接触层(7)和上述p型包层(6)之间，具有由至少2层或2层以上的缓冲层部构成并且邻接的缓冲层部彼此间的材料或组成不同的缓冲层。
文档编号H01L33/12GK1976074SQ20061013930
公开日2007年6月6日 申请日期2006年9月22日 优先权日2005年9月30日
发明者今野泰一郎, 饭塚和幸, 新井优洋 申请人:日立电线株式会社