半导体元件的制造方法

专利名称：半导体元件的制造方法
技术领域：
本发明涉及一种半导体元件的制造方法，特别是涉及一种于金属线上形成金属覆盖层的方法。。
背景技术：
在半导体集成电路的制造过程中，内连线是在后段制程(back end ofline；BEOL)中制造的。内连线的结构包括金属(例如铜)、层间介电层(inter-layer dielectric；ILD)与连接上下金属层的中介窗(via)，其位于层间介电层之中。
在现有后段制程制造中介窗的过程中，填补沟渠的铜通常是在基材上利用电化学沉积法(electrochemical deposition；ECD)所形成的，而此基材之上有由电浆气相沉积法(plasma vapor deposition；PVD)所形成的铜晶种层(Cu seed layer)。当在先进技术中应用这些技术时，例如45奈米制程，在ECD制程之后常会在PVD铜晶种层中观察到空隙导致铜晶种层不连续。其因可能是晶种层太薄，或是氧化铜在接触到酸性ECD溶液后被溶解之故。
当接触到空气时，金属表面(例如铜金属表面)，可能会被氧化而形成金属氧化物，然而此现象会对后续的制程造成负面影响。例如，在电化学沉积铜之前，当PVD铜晶种层暴露在空气中时，铜会氧化成氧化铜。一般ECD溶液是酸性，例如为1％到50％的硫酸或甲基磺酸(Methanesulfonicacid)。在此酸性溶液中，氧化铜会被溶解，使铜晶种层可能会变成不连续的状态。
金属暴露在空气中会对制造过程产生其他的负面影响，例如会影响金属覆盖层。在决定一个后段制程的操作性能时，可以利用许多准则来决定，例如最大电流密度(Jmax)、线电阻(Rs)、以及应力迁移(stress migration；SM)。当半导体集成电路的技术从90奈米发展到更小尺寸的世代时，其所需的最大电流密度Jmax也会增加。因此，需要一种改善电致迁移(electomigration；EM)的方法。
在暴露的金属表面上，可以选择性地沉积一金属覆盖层。一般而言，在铜线上选择性地形成一金属覆盖层，则在(VxMx，VxMx+1)内连线上，对电致迁移会产生十倍的改善效果。其中一种方式为沉积一钴覆盖层。
在化学机械研磨制程(chemical mechanical polishing；CMP)之后，可以在金属线上选择性地形成一覆盖层，但是在介电层上不会有此覆盖层。在化学机械研磨制程之后，在铜线顶端上会形成氧化铜，而且在进行部分后段的化学机械研磨制程时，会有金属残留物残留在介电层上。此外，从化学机械研磨制程中所产生的有机污染物也会残留在介电层与铜的表面上。为了在铜线表面上均匀地选择性沉积金属覆盖层，必须移除铜线表面的氧化铜。因此，可以利用一预先清洗步骤来移除氧化铜。其中，上述的清洗步骤可以为习知的湿式清洗步骤，其将晶圆浸在酸性溶液中，以溶解氧化铜。例如，为了达成高选择性的操作性能(以防止漏电)，通常会在具有暴露的金属层与介电层的基材中，使用湿式清洗溶液，此湿式清洗溶液包括硫酸、柠檬酸以及溶剂。其中，上述的硫酸、柠檬酸以及溶剂会将金属表面上的金属氧化物、介电层上的金属残留物以及金属与介电层上的有机残留物一并移除。
然而，利用上述的酸性溶液来移除氧化铜时，会产生表面凹陷(recess)，因而提高线电阻。举例来说，有些例子中，在金属氧化物移除之后，线电阻(Rs)会增加3％到5％。例如沉积钴覆盖层之后，线电阻(Rs)会增加2.4％。当线电阻增加时，则会增加电阻-电容(resistance-capacitance；RC)讯号延迟。再者，由于氧化铜的形成与铜线的图案密度有关，所以在密集(dense)图案区或孤立(iso)图案区会产生不同深度的铜凹陷，进而影响到沉积于其上的金属覆盖层的均匀性。
由此可见，上述现有的半导体元件的制造方法，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切的结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的半导体元件的制造方法，便成为当前业界极需改进的目标。
有鉴于上述现有的半导体元件的制造方法存在的缺陷，本发明人基于从事此类产品设计制造多年丰富的实务经验及专业知识，并配合学理的运用，积极加以研究创新，以期创设一种新的半导体元件的制造方法，能够改进一般现有的半导体元件的制造方法，使其更具有实用性。经过不断的研究、设计，并经过反复试作样品及改进后，终于创设出确具实用价值的本发明。

发明内容
本发明的目的在于克服现有技术存在的缺点，提供一种新的半导体元件的制造方法，所要达到的技术问题是使其可省略习知移除氧化铜之预先清洗步骤，避免金属表面凹陷之问题，使线电阻降低。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种半导体元件的制造方法，其包括如下步骤提供一基材，该基材具有暴露的一金属表面；进行一还原制程以还原该金属表面；以及于一惰性或还原的环境下，移动该基材至一反应室中，其中该反应室用以进行一金属沉积制程。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的半导体元件的制造方法，其中所述的还原制程包括暴露该基材于一顺流电浆中。
前述的半导体元件的制造方法，其中所述的顺流电浆的气体源包括氢气或氢气/氮气。
前述的半导体元件的制造方法，其中所述的还原制程包括于氢气或氢气/氮气中进行一热烤步骤。
前述的半导体元件的制造方法，其中所述的热烤步骤的温度为25℃至200℃。
前述的半导体元件的制造方法，其中所述的热烤步骤包括暴露该基材于一紫外光或一电子束中。
前述的半导体元件的制造方法，其中在进行还原制程之前更包括氧化该暴露的金属表面。
前述的半导体元件的制造方法，其中所述的金属沉积制程包括电化学沉积制程或置换沉积制程。
前述的半导体元件的制造方法，其中所述的金属沉积制程包括一无电镀制程。
前述的半导体元件的制造方法，其中在金属沉积制程的步骤之前更包括进行一金属活化制程。
前述的半导体元件的制造方法，其中所述的金属活化制程包括一自活化制程。
前述的半导体元件的制造方法，其中所述的金属活化制程包括一钯活化制程。
借由上述技术方案，本发明半导体元件的制造方法至少可省略习知移除氧化铜之预先清洗步骤，避免金属表面凹陷之问题，使线电阻降低。
本发明具有上述诸多优点及实用价值，其不论在结构或方法上皆有较大的改进，在技术上有显著的进步，并产生了好用及实用的效果，且较现有的半导体元件的制造方法具有增进的多项功效，从而更加适于实用，并具有产业的广泛利用价值，诚为一新颖、进步、实用的新设计。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。


图1，其绘示本发明一实施例的一种制造半导体元件的结构示意图。
图2，绘示本发明的一实施例一种具有覆盖层的剖面结构示意图。
图3，其绘示本发明的较佳实施例中，以不同预沉积清洗步骤所得到的线电阻的长条图。
图4，其为图1的步骤流程图。
图5，其绘示本发明的另一实施例的步骤流程图。
图6A及图6B，其绘示本发明的一实施例的一种内连线结构的示意图。
图7，其绘示本发明的一实施例的步骤流程图。
图8，其是本发明的一实施例的步骤流程图。
100基材 110介电层120金属层122金属氧化物124金属覆盖层126残留物202第一金属层204第二金属层206第三金属层400-430步骤500-545步骤 600内连线结构602介电层604蚀刻中止层606介电层608蚀刻中止层610金属晶种层610d部分溶解的金属晶种层612中介窗700-730步骤800-840步骤具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的半导体元件的制造方法其具体实施方式
、结构、特征及其功效，详细说明如后。
请参照图6A，其绘示依据本发明一实施例的一种内连线结构的示意图。在图6A中，内连线结构600包括中介窗612。其中，中介窗612的侧壁与底部上具有一连续金属晶种层610，且金属晶种层610的材质例如可为铜。介电层602、606以及蚀刻中止层604、608皆位于金属晶种层610之下。金属晶种层610例如可为一非均匀厚度。例如，如图6A所示，相较于侧壁顶端的金属晶种层610的厚度，在侧壁底端的金属晶种层610的厚度较薄。
如图6B所示，在中介窗612中的部分的金属晶种层610b已经溶解掉，而形成一不连续的金属晶种层。这种不连续的金属晶种层(例如铜)会影响后续ECD制程，而在中介窗中形成空隙，进而降低产量。
以下将以实施例来详细说明，如何清洗位于暴露的连续金属表面上(如图6A内连线结构600中的金属晶种层610)的金属氧化物的方法，但并不以此限定本发明的范围。请同时参照图7，其绘示本发明的一实施例的步骤流程图。
以下说明一干湿整合制程(dry-wet integrated process)，其直接还原金属氧化物，以进行后续金属沉积，进而能于中介窗中形成金属保护层。以下的说明描述并不仅限于中介窗，任何其他的结构，例如孤立结构中的沟渠或接触洞，皆可应用本发明的方法。
如图7所示，步骤700中，内连线结构600或沟渠包括一暴露的金属表面。暴露的金属表面例如可为铜晶种层610，且部分的暴露的金属表面可能会因为暴露在空气中而被氧化。举例来说，部分的铜晶种层会被氧化而变成氧化铜。接着，步骤710中，在金属晶种层610上进行一还原制程。金属氧化物会被还原成金属(如果金属晶种层的材质是合金时，则会还原成合金)随后，步骤720中，于一惰性或还原的环境下，将内连线结构600移动至一反应室(未绘示)中。其中上述的反应室用以沉积金属层。在步骤730中，进行一金属沉积制程，以填满中介窗612。
上述的连续的金属晶种层610的材质并不仅限于铜，例如也可以使用钨(W)、钌(Ru)、钴(Co)、镍(Ni)、钛(Ti)或上述材质的合金。在本发明的另一实施例中，更可以在金属晶种层610之下设置一阻障金属层(例如钽、氮化钽)。其中，在中介窗下的阻障金属层例如可为一可电镀的金属，例如钴、镍、钌或合金，此时则不需要再另外沉积一晶种层。可以直接在钴、镍、钌或合金上近行金属沉积以填满此中介窗。举例来说，在22与16奈米技术时，可以在不使用铜晶种层的情况下，使用可电镀的阻障金属，以于中介窗中直接沉积金属铜。
在上述实施例中，在相对低温的条件下(例如约为25℃至200℃)，进行干式还原制程，以将表面的金属氧化物还原成金属，且不会产生金属聚结(agglomeration)的现象。在45或32奈米技术中，金属晶种层的厚度例如可为5奈米至30奈米。一般而言，当金属氧化物被还原成金属时，则金属可能是多孔的且其厚度会增加，因而会影响后续的电化学沉积。所以，可以利用一低温回火制程(温度约为25℃至200℃)，且避免金属聚结的现象产生，使得金属晶种层能达成所需的晶粒结构(grain structure)，以及在后续金属沉积中也能沉积一均匀的晶粒结构。
值得一提的是，为了将金属氧化物还原成金属，则需要在真空环境中进行一原位电浆(in-situ plasma)或顺流电浆(downstream plasma)。在本发明的另一实施例，更佳为顺流电浆以避免电浆直接轰击基材。或者，更可以先在氢气或氢气/氮气中进行一热烤步骤，接着再于氮气中进行热烤步骤。上述的热烤步骤会让金属晶种层610的晶粒结构均匀化。干式还原制程例如可在紫外光或电子束中进行，或是在没有紫外光或电子束中进行。
在干式还原制程之后，于一惰性(例如氮、氩或其他惰性气体)或还原(例如氢)的环境下，将具有金属晶种层610的内连线结构600移至反应室内，以进行后续的金属沉积。在本发明的另一实施例中，干式还原制程、移动基材、以及后续金属沉积等步骤皆可在一干湿整合的聚集机台(dry andwet integrated cluster tool)中进行。其中，上述的机台介于干式还原制程反应室与后续(例如湿式)制程反应室之间，且其维持所需的惰性或还原的环境。
接着，内连线结构600被移动到反应室内之后，开始于中介窗内填满金属。为了填满中介窗，可以使用各种不同的方法来沉积金属，但并不仅限于(a)干式沉积制程，例如物理气相沉积(physical vapor deposition；PVD)、化学气相沉积(chemical vapor depositio；CVD)、原子层沉积(atomiclayer deposition；ALD)、或(b)湿式沉积制程，例如电镀、无电镀、或置换沉积(displacement deposition)。当进行湿式沉积制程时，较佳以干湿整合的机台来进行。
假如以无电解制程来填满中介窗或沟渠时，则需再进行一自活化制程(self activation process)。在本发明的一实施例中，铜自起始化(selfinitiation)的说明如表一所述。在本发明的另一实施例中，若以电镀制程(如电化学沉积)时，则不需要再进行一自活化制程。
上述的实施例可以于空隙内自由填满，以形成内连线(中介窗、沟渠、接触)，且可以延伸超过45奈米。
在本发明的一实施例中，干式还原制程的组合、在一惰性(例如氮、氩或其他惰性气体)或还原(例如氢)的环境下移动基材、以及湿式沉积制程，皆可用来形成一覆盖层。此外，上述的制程可以单独或组合使用，以填满凹陷处。请参照图8，其本发明的一实施例的步骤流程图。
首先，先说明利用湿干整合制程来形成一覆盖层的方法。此方法的描述说明如下所述，其详细说明如何移除金属表面上的金属氧化物、介电层上的金属残留物以及金属与介电层上的有机残留。且上述的方法所得的线电阻(Rs)的增加量相当低，或者甚至不会增加。
请参照图1，其绘示本发明的一实施例的一种制造半导体元件的结构示意图。且请同时参照图4，其为图1的步骤流程图。在步骤400中，提供一基材100，且此基材100具有金属层120以及介电层110，但是金属层120的表面已被氧化成金属氧化物122。其中，上述的金属层120例如可为一铜线120，而上述的金属氧化物122为氧化铜。在基材100中的暴露的介电层110之上，具有残留物126。
在步骤410中，在金属氧化物122与介电层110的表面上进行一还原制程，以电浆同时还原金属氧化物122与移除残留物126。
在步骤420中，于一惰性或还原的环境下，移动基材100至一反应室(未绘示)中。其中，反应室用以进行一选择性金属沉积制程。
步骤430中，进行一选择性金属沉积制程，以形成一金属覆盖层124。
图5，其绘示本发明的另一实施例的步骤流程图。请同时参考图1与图5，在步骤500中，提供一基材100，且基材100具有金属层120、位于金属层120之上的金属氧化物122与介电层110。步骤510中，对金属氧化物122与介电层110进行一还原制程。在本发明的一实施例中，还原制程例如可为一干式制程。其中，上述的干式制程于真空反应室中进行。在本发明的另一实施例中，还原制程例如可为原位电浆或顺流电浆，其电浆气体源使用氢气或氢气/氮气，可在不会溶解铜的情况下还原氧化铜。因此，在湿式的预清洗步骤中不会在金属层120的表面产生凹洞。此外，若上述的还原制程使用顺流电浆，可以避免电浆直接轰击基材。
在本发明的一实施例中，更可以在氢气或氢气/氮气中进行一热烤步骤。其中，上述的热烤步骤的温度例如可为100℃至400℃。在本发明的另一实施例中，热烤步骤的温度例如可为200℃。当进行热烤步骤时，则基材100可以选择性地以紫外光或电子束来进行。
在步骤520中，于一惰性(钝气或氮)或还原的环境下，移动基材100至一反应室，以进行无电镀金属覆盖层的沉积，而不需进行湿式预先清洗步骤。在本发明的另一实施例中，基材100放置于一中间反应室中，且此中间反应室介于干式还原制程室与湿式覆盖沉积制程室之间，以防止于金属线上再形成氧化铜。
在本发明的一实施例中，中间反应室可以为一真空或低压反应室，且此中间反应室与进行干式还原制程以及湿式沉积制程的反应室是不同的。
在本发明的另一实施例中，干式还原制程、中间移动基材、湿式沉积制程可皆在一聚集机台中进行，且聚集机台包括中间反应室。
在步骤525中，钴会选择性沉积于铜上，而不会沉积于介电层上，且此步骤于表面还原与沉积制程之间进行。在将基材移动到反应室中之后，先进行一活化或起始化步骤。在本发明的一实施例中，活化或起始化步骤例如可为钯活化或钯起始化步骤。在本发明的另一实施例中，会进行起始化或活化铜表面的一步骤，常称为自起始化步骤。
在起始化步骤中所使用无电镀制程的溶液，其与沉积钴覆盖层的溶液不同。表一列出在沉积钴覆盖层之前，各种可以用于自活化与钯活化步骤中的溶液。在表一中，DMAB表示二甲基胺硼烷(Dimethylamine Borane)。
表一

在钯活化步骤中，例如可以使用钯-铜置换沉积法或钯离子吸附的化学接枝(chemical grafting)法。化学接枝法一种让低分子量的活化基(例如单体)附着在聚合物或薄膜上的过程，其产物有可能是产生大分子量的聚合物(bulk polymer)或只有进行表面修饰而已。
在钯起始化步骤中，无电镀钴溶液可以于铜上先沉积钯，且钯通常会与铜形成合金，导致铜线的Rs增加。
自起始化步骤使用无电镀钴溶液，其组成可以让铜表面完全地活化，以作为催化剂表面来还原钴离子(也就是说在铜上成长钴)。因为于铜上不会形成钯金属层，所以自起始化制程可以使钴沉积出来以提供最小的Rs。在自起始化步骤中，所形成的钴覆盖层的Rs会增加约2％至2.4％，比没有覆盖层的铜线要大。
在步骤530中，在自活化或钯活化的步骤之后，进行选择性无电镀金属覆盖层的制程。
在美国专利号6495453、6713377、6207553与6204192中已详细揭露各种无电镀沉积的技术。
在本发明的一实施例中，在铜上的覆盖层的材料例如可为钴、钨与硼的合金。在本发明的另一实施例中，覆盖层的材料例如可为钴、钨、硼与磷的合金。或者，也可以使用如其他的钴合金。覆盖层合金例如可包括大于80％的钴，在其他实施例中，无电镀沉积的温度例如可为60℃至95℃。
或者，更可以使用不同的无电镀溶液组合物，以形成钴合金覆盖层。其中，上述的无电镀溶液的组成物由铜是否进行自活化或钯活化的步骤所决定。在本发明的一实施例中，钯起始物例如可为含磷的还原剂(例如次磷酸钠)，且合金覆盖层可能为钴(磷)合金、钴(钨、磷)合金、或钴(钼、磷)合金。在自活化步骤中是最常使用磷元素。自活化步骤中的还原剂例如可为硼(例如硼氢化钠、(CH3)2NHB3H(DMAB))或磷(例如NaH2PO2·H2O)。合金覆盖层的材料例如可为钴(硼)合金、钴(磷、硼)合金、钴(钨、硼)合金、钴(钼、硼)合金、钴(钨、磷、硼)合金或钴(钼、磷、硼)合金。
在进行无电镀沉积时，在铜上的最上层保护层所需特性，与位于介电层与铜之间的介面层性质不同。在铜与覆盖层间的介面，可以利用具有铜的纯金属接触来作为一良好的介面与连接。位在铜与层间介电层间的介面，晶粒边界填充物(grian boundary stuffing)有利于提高覆盖层的阻障特性。
在步骤535中，选择性沉积第二覆盖层。请参照图2，首先于第一金属层202的界面上沉积第二金属层204。接着，沉积第三金属层206。第三金属层206具有高填充晶粒边界(stuffed grain boundary)，以提高对铜的阻障能力、且具有低Rs以及防止电浆蚀刻侵蚀、氧化与铜的扩散。所以，内连线结构例如包括第一金属层(例如铜)202以及作为覆盖层的第二金属层204与第三金属层206。第二金属层204位于第一金属层202之上，且其作为一粘着层。第三金属层206位于第二金属层204之上，且其做为一保护层或一阻障层。第二金属层204的材质例如可为至少约95atom％铜或镍，而第三金属层206的材质例如可为至少约95atom％钴或镍。第二与第三金属层204、206例如可为合金，其为钨、磷、钼、铼、硼或上述材质的组合。
在本发明的一实施例中，第二金属层204以一化学条件来沉积，而第三金属层206以连续地改变一或多个的制程参数而沉积。上述制程参数例如可为旋转速率(rpm)、流率、化学浓度、或无电镀沉积溶液的温度或这些参数的组合。举例来说，在本发明的一实施例中，可以在加热的基材上提供一低温的液体，如此将会在开始与末期的阻障层中形成多层膜的结构。
在步骤545中，在无电镀沉积之后，进行一后沉积清洗制程，以移除残留颗粒。例如，直接擦洗掉这些残留的颗粒。
优点是，相对于不使用湿式或干式的预清洗步骤所得的基材，上述方法所制备的结构其Rs增加量小于1％。
以下将在PVD反应室内进行测试，以比较利用不同预沉积清洗步骤所得到的线电阻的差异。请参照图3，其绘示本发明的较佳实施例中，以不同预沉积清洗步骤所得到的线电阻的长条图。
这些测试的实施例皆包括钴覆盖层。在图3中，控制试样标示成「noclean/cap」，且其不进行湿式或干式的预沉积清洗步骤。在此测试比较中，以上述例子中的线电阻作为一基准。(虽然控制试样的线电阻会比其他例子的线电阻好，但是控制试样具有较少的应力迁移操作性能。因此，当考虑其他特性Jmax与SM时，相较于控制试样，在此所揭露的例子是可实行的。)「wet clean」表示现有湿式清洗酸性溶液，其Rs值比控制试样大2.45％。「longer wet clean」与「wet clean」使用相似的制程，但「longer wetclean」具有较长的制程时间，且其Rs也较大。
在沉淀覆盖层之前，使用干式氢气电浆来清洗，其Rs会增加，但比控制试样小1％(约0.8％)。在沉淀覆盖层之前，使用NH3电浆来清洗的例子，其Rs会增加，但比控制试样小1％。
因此，本发明的实施例，提供一金属覆盖层，且相对于不进行预清洗制程，本发明的实施例的线电阻仅会增加约1％。选择性没有损失，不论是介电常数是低K型(例如介电常数为2.6)或相当低K型(例如介电常数为2.5或更小)。相较于不在金属上形成覆盖层的方法，本发明的实施例的中介窗与沟渠的EM所改善的操作性能超过10倍。
本发明的实施例以描述说明于上，此外本发明亦包括以上述的方法所制得的结构。
虽然本发明的实施例包括一铜金属层以及一钴合金覆盖层，但并不仅限于此，任何需要在金属层上形成覆盖层的结构，都可以应用本发明所揭露的方法。
图8，其绘示本发明的一实施例的流程图，其在ECD填满步骤后，进行干湿整合制程以形成一没有孔洞的晶种层，以及进行第二干湿整合制程以形成覆盖层。
在步骤800中，提供晶种层，且晶种层具有暴露的连续金属表面上。在步骤810中，使用原位电浆、顺流电浆或热烤步骤，来进行一还原制程。其中上述热烤可以使用紫外光或电子束作为加热源，也可以使用其他的方法。在步骤820中，在惰性或还原的环境下，将基材移动至一低压或真空的反应室内，以进行后续的ECD。在步骤830中，进行ECD填满制程，以填满中介窗。在步骤840中，填满中介窗的金属因暴露在空气中而表面被氧化。在步骤840之后，接着进行如图5中的步骤510至545，以于铜上形成一覆盖层。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
权利要求
1.一种半导体元件的制造方法，其特征在于其包括如下步骤提供一基材，该基材具有暴露的一金属表面；进行一还原制程以还原该金属表面；以及于一惰性或还原的环境下，移动该基材至一反应室中，其中该反应室用以进行一金属沉积制程。
2.根据权利要求1所述的半导体元件的制造方法，其特征在于其中所述的还原制程包括暴露该基材于一顺流电浆中。
3.根据权利要求2所述的半导体元件的制造方法，其特征在于其中所述的顺流电浆的气体源包括氢气或氢气/氮气。
4.根据权利要求1所述的半导体元件的制造方法，其特征在于其中所述的还原制程包括于氢气或氢气/氮气中进行一热烤步骤。
5.根据权利要求4所述的半导体元件的制造方法，其特征在于其中所述的热烤步骤的温度为25℃至200℃。
6.根据权利要求4所述的半导体元件的制造方法，其特征在于其中所述的热烤步骤包括暴露该基材于一紫外光或一电子束中。
7.根据权利要求1所述的半导体元件的制造方法，其特征在于在进行还原制程之前更包括氧化该暴露的金属表面。
8.根据权利要求1所述的半导体元件的制造方法，其特征在于其中所述的金属沉积制程包括电化学沉积制程或置换沉积制程。
9.根据权利要求1所述的半导体元件的制造方法，其特征在于其中所述的金属沉积制程包括一无电镀制程。
10.根据权利要求1所述的半导体元件的制造方法，其特征在于在金属沉积制程的步骤之前更包括进行一金属活化制程。
11.根据权利要求10所述的半导体元件的制造方法，其特征在于其中所述的金属活化制程包括一自活化制程。
12.根据权利要求10所述的半导体元件的制造方法，其特征在于其中所述的金属活化制程包括一钯活化制程。
全文摘要
一种半导体元件的制造方法。首先，提供一基材，且此基材具有暴露的金属表面。接着，进行一还原制程以还原该金属表面。随后，于惰性或还原的环境下，移动基材至反应室中。其中上述的反应室用以进行一金属沉积制程。如此，可省略习知移除氧化铜之预先清洗步骤，避免金属表面凹陷之问题，使线电阻降低。
文档编号H01L21/768GK1971875SQ200610140698
公开日2007年5月30日 申请日期2006年9月30日 优先权日2005年10月6日
发明者石健学, 余振华 申请人:台湾积体电路制造股份有限公司