专利名称：接设有被动元件的半导体装置制法的制作方法
技术领域：
本发明涉及一种半导体装置的制法，特别是涉及一种接设有被动 元件的半导体装置制法。
背景技术：
传统半导体封装件中，为改善产品的电性质量， 一般会于封装件中接设被动元件，如电容器、电感器或电阻等，如美国专利5， 311， 405、 6，521，997及6,700，204等专利皆已披露此特征，其中，现有技术中以 电容器做为被动元件时，跨接于基板电源端(power)及接地端(GND)之 间，以利用电容器的滤波功能，来达到稳压及去除噪声的目的。请参阅图4A及图4B，为现有接设有被动元件的半导体装置示意 图，其包括有基板70，该基板70上设置多个信号焊指701 (bond finger)、接地焊指721 (或为接地环(未图示))、接地垫(Ground solder pad) 721，、电源焊指722(或为电源环(未图示))、及电源垫(Power solder pad) 722'，以于该基板70上设置如电容器的被动元件72，并 令该被动元件72与该接地垫721'及该电源垫722'电性连接，再进 行置晶(die bond)，以于该基板70上设置具有多个焊垫710的芯片71， 接着，通过电浆清洁(Plasma Clean)除去该基板70及芯片71表面上 的污染物，之后进行焊线制程(wire bonding),以通过焊线73令该芯 片的焊垫710分别电性连接至该接地焊指721、该电源焊指722及该基 板71上相对应的信号焊指701。然而，于利用电浆清洁(plasma clean)来清除芯片及基板上的污 染物时，因电浆清洁作业是利用游离电子流撞击芯片及基板表面以去 除污染物，将造成电容器的充电，而当芯片71上相对应的焊垫710通 过焊线73电性连接至接地焊指721及电源焊指722时，被动元件72 会因与该芯片71形成回路电路而迅速放电，相应地瞬间产生一电流脉 冲(pulse)，进而导致损坏或烧毁该芯片。是以，如何解决上述现有半导体装置问题，并开发一种避免因被 动元件的充电放电而损毁芯片结构及制法，实为目前亟欲解决的问题。发明内容鉴于以上现有技术中的缺点，本发明的一目的是提供一种接设有 被动元件的半导体装置制法，可避免因充电的被动元件放电而损毁芯 片。本发明的另一目的是提供一种接设有被动元件的半导体装置制 法，避免于焊线作业时发生电流脉冲问题。为达到上述及其它目的，本发明所提供的接设有被动元件的半导 体装置制法包括提供具有多个基板单元的基板模块片，各该基板单 元之间具有切割道，且该基板单元设有置晶区、接地线路及电源线路， 而该切割道上设有导电线路，并使该导电线路与该接地线路及电源线 路电性连接以形成短路回路；于该基板单元上设置至少一被动元件， 并使该被动元件与该接地线路及电源线路电性连接；于该基板单元的 置晶区上设置一具有多个焊垫的芯片；通过焊线将该芯片上的焊垫电 性连接至该接地线路及电源线路；将该芯片上未与该接地线路及电源 线路电性连接的焊垫通过焊线与该基板单元电性连接；以及进行封装 制程并分割各该基板单元，以移除该切割道上的导电线路。该接地线路包括有相连接的接地垫及接地焊指(ground finger)， 而该电源线路包括有相连接的电源垫及电源焊指(power finger)，该 接地垫、接地焊指及电源垫、电源焊指分别延伸连接该切割道的导电 线路；该被动元件电性连接至该接地垫及电源垫，该芯片通过焊线电 性连接至该接地焊指及电源焊指。该接地线路另可为接地环，该电源 线路则可为电源环。本发明的接设有被动元件的半导体装置制法另一较佳实施例包 括提供具有多个基板单元的基板模块片，各该基板单元间具有切割 道，该基板单元设有置晶区、接地线路及电源线路，该切割道上设有 导电线路；于该基板单元上设置至少一被动元件，并将该被动元件与 该基板单元的接地线路及电源线路电性连接；于该置晶区上设置一具 有多个焊垫的芯片；通过焊线将该导电线路与该接地线路及电源线路电性连接，以形成短路回路；通过焊线将该芯片上的焊垫电性连接至 该接地线路及该电源线路；将该芯片上未与该电源线路及接地线路电 性连接的焊垫通过焊线与该基板单元电性连接；以及进行封装制程并 分割各该基板单元，以移除该切割道上的导电线路。该接地线路包括有相连接的接地焊垫、接地垫及接地焊指(ground finger),而该电源线路包括有相连接的电源焊垫、电源垫及电源焊指 (power finger),以令被动元件跨接于该电源垫及接地垫，并通过焊 线令该导电线路与该接地焊垫及电源焊垫电性连接，进而使被动元件 形成短路回路，该芯片则通过焊线电性连接至该接地焊指及电源焊指。 该接地线路另可为接地环，该电源线路则可为电源环。本发明的接设有被动元件的半导体装置制法又一较佳实施例，包括提供基板单元，且该基板单元设有置晶区、接地线路及电源线路；于该基板单元上设置至少一被动元件，并使该被动元件与该接地线路及电源线路电性连接，且于该置晶区上设置一具有多个焊垫的芯片；通过打线机于该电源线路上形成一凸块(stud bump)，以使该电源线路与该打线机的接地回路接触而形成放电回路；通过焊线将该芯片上的 焊垫电性连接至该接地线路及电源线路；以及将该芯片上未与该电源线路及接地线路电性连接的焊垫通过焊线与该基板单元电性连接。其 后即可进行封装制程，以形成包覆该被动元件及芯片的封装胶体。该接地线路包括有相连接的接地垫及接地焊指，该电源线路包括 有相连接的电源垫、电源焊指及电源焊垫，该被动元件跨接于该接地 垫及电源垫上，且利用打线机台的焊线接地功能，以使该打线机于该 电源焊垫上形成凸块(stud bump)，进而形成短路(放电)回路，该芯 片焊垫通过焊线电性连接至该接地焊指及该电源焊指。该接地线路另 可为接地环，该电源线路则可为电源环。因此，相比于现有技术，本发明的接设有被动元件的半导体装置 制法主要是使其上跨接有被动元件的接地线路及电源线路，加以电性 连接至预设于基板单元间切割道的导电线路，以形成短路回路，或通 过焊线将该预设于基板单元间切割道的导电线路与电源线路及接地线 路电性连接，以形成短路回路，亦或利用打线机于电源线路上形成一 凸块(studbump)，以使该电源线路与该打线机的接地回路接触，形成放电回路，从而使该被动元件形成短路(放电)回路的方式，以释放该 被动元件因电浆清洗或其它因素所填充的电力，而后再进行芯片与基 板单元间的接地、电源及信号的电性连接，避免被动元件与芯片电性 连接时，因被动元件放电所产生的瞬间电流脉冲而导致芯片损毁问题。
图1A至图1D为本发明接设有被动元件的半导体装置制法的第一 实施例示意图；图2A至图2E为本发明接设有被动元件的半导体装置制法的第二 实施例示意图；图3A至图3D为本发明接设有被动元件的半导体装置制法的第三 实施例示意图；以及图4A及图4B为现有具有被动元件的半导体装置在与被动元件电 性连接前的示意图。 元件符号说明10基板模块片100基板单元110置晶区120切割道20接地线路21接地焊指21，接地垫22接地焊垫30电源线路31电源焊指31，电源垫32电源焊垫33凸块34打线机40导电线路50被动元件60心片61焊垫62焊线70基板701焊指71心片710焊垫72被动元件721接地焊指721'接地垫722电源焊指722'电源垫73焊线81信号焊指具体实施方式
以下通过特定的具体实施例说明本发明的实施方式，本领域技术 人员可由本说明书所揭示的内容轻易地了解本发明的其它优点与功 效。请参阅图1A至图ID所示，为本发明接设有被动元件的半导体装 置制法的第一实施例示意图。如图1A所示，提供具有多个基板单元100的基板模块片10，各该 基板单元100之间具有切割道120，且该基板单元100形成有置晶区 110、接地线路20及电源线路30，该接地线路20包括有相连接的接地 垫(Ground solder pad)21，及接地焊指21 (ground finger),该电源 线路30包括有相连接的电源垫(Power solder pad) 31，及电源焊指 31 (power finger),同时于该切割道120上设有导电线路40，并使该 导电线路40与该接地线路20及该电源线路30电性连接。该接地线路及电源线路亦可为接地环(ground ring)及电源环 (power finger)(未图示)。另外该基板单元复设有多个信号焊指81 。如图IB所示，于该基板单元100上利用表面焊结技术(SMT)焊接 至少一如电容器的被动元件50，以使该被动元件50与该接地垫21' 及该电源垫31'电性连接，并通过该导电线路40形成短路回路，而使 该如电容器的被动元件50无法充电；同时于该基板单元100的置晶区 110上设置一具有多个焊垫(bond pad) 61的芯片60。接着通过电浆清洁(Plasma Clean)去除该基板单元100及芯片60 表面的污染物。如图1C所示，进行焊线作业，以令该芯片60上的焊垫61通过焊 线62电性连接至该接地悍指21及该电源焊指31，以及将该芯片60 上未与该电源焊指31及该接地焊指21电性连接的焊垫61通过焊线62 与该基板单元100的信号焊指81电性连接。如图1D所示，进行封装制程以及分割制程，以形包覆该被动元件 及芯片的封装胶体(未图示)，并沿该切割道120切割，以将各该基板 单元100分割及移除该切割道120上的导电线路40，进而移除短路回 路以回复如电容器的被动元件50的电性功能，藉以形成多个接设有被 动元件的半导体装置。相比于现有技术，本发明接设有被动元件的半导体装置制法是于 基板单元上设置有接地线路、电源线路及于基板单元间的切割道预设 导电线路，并使导电线路与跨接于该接地线路的接地垫及电源线路的 电源垫的被动元件相互电性连接，以形成短路回路，使该被动元件无 法进行充电，以供后续通过焊线令该芯片与该接地线路的接地焊指及 该电源线路的电源焊指电性连接时，不致因该被动元件的放电产生瞬 间电流脉冲而损毁该芯片。请参阅图2A至图2E所示，为本发明接设有被动元件的半导体装 置制法的第二实施例示意图。同时为简化本图示，本实施例中对应前 述相同或相似的元件是采用相同标号表示。如图2A所示，提供具有多个基板单元100的基板模块片10，各该 基板单元100间具有切割道120，该基板单元100上设有置晶区110、 接地线路20及电源线路30，该接地线路20包括有相连接的接地垫 (Ground solder pad) 21，、接地焊指(ground finger) 21及接地焊垫 (ground pad) 22，该电源线路30包括有电源垫(Power solder pad) 31，、 电源焊指(p0wer finger) 31及电源焊垫(power pad) 32，而该切割道 120上设有导电线路40。该接地线路及电源线路亦可为接地环(ground ring)及电源环 (power finger)(未图示)。另外该基板单元复设有多个信号焊指81 。如图2B所示，于该基板单元100上设置至少一被动元件50，以令 该被动元件50跨接于该电源垫31'及接地垫21'上，并于该基板单 元100的置晶区110上设置一具有多个焊垫61的芯片60。接着通过电浆清洁方式去除该基板单元100及芯片60表面的污染物。相较先前实施例中，由于其基板单元的接地线路及电源线路起初 即与切割道的导电线路连接，因而将被动元件利用表面焊结技术(SMT) 焊接至该接地线路的接地垫及电源线路的电源垫即构成短路回路，致 使无法于焊接后进行电性测试以判断被动元件焊接状况；然而于本实 施例中，由于基板单元的接地线路及电源线路起初未与切割道的导电 线路连接，因而可于被动元件焊接于该接地线路的接地垫及电源线路 的电源垫后进行电性测试，以检知该被动元件的焊接状态。如图2C所示，通过焊线62令该导电线路40分别与该接地线路20 的接地焊垫22及该电源线路30的电源焊垫32电性连接，进而使该如 电容器的被动元件50形成短路回路。如图2D所示，进行芯片与基板单元间的焊线作业，以通过焊线62 而使该芯片60上的焊垫61电性连接至该接地线路20的接地焊指21 及该电源线路30的电源焊指31，以及将该芯片60上未与该接地焊指 21及该电源焊指31电性连接的焊垫61通过焊线62与该基板单元100 的信号焊指81作信号连接。如图2E所示，进行封装制程以及分割制程，以形成包覆被动元件 及芯片的封装胶体(未图示)，同时沿着该切割道120切割以将各该基 板单元100分割，并移除该切割道120上的导电线路40，以回复被动 元件50的电性功能，从而形成多个接设有被动元件的半导体装置。因此，本发明接设有被动元件的半导体装置制法是先使如电容器 的被动元件跨接于接地线路的接地垫及电源线路的电源垫，再通过焊 线方式将电源线路的电源焊垫及接地线路的接地焊垫电性连接至预设 于基板单元间切割道的导电线路，以形成短路回路，令该被动元件释 放因电浆清洗所填充的电力，以避免该芯片与该接地线路及该电源线 路电性连接时，因该被动元件的放电产生瞬间电流脉冲，而发生芯片 损毁问题。复请参阅图3A至图3D所示，为本发明接设有被动元件的半导体 装置制法的第三实施例示意图。如图3A所示，提供基板单元IOO，且该基板单元100设有置晶区 110、接地线路20及电源线路30，该接地线路20包括有相连接的接地 垫21'及接地焊指21，该电源线路30包括有相连接的电源垫31，、电 源焊指31及电源焊垫32。该接地线路及电源线路亦可为接地环(ground ring)及电源环 (power f inger)(未图示)。另外该基板单元复设有多个信号焊指81 。如图3B及图3C所示，其中，图3C为图3B的局部剖面示意图， 是于该基板单元100上设置至少一如电容器的被动元件50，且使该被 动元件50跨接于该接地线路20的接地垫21，及该电源线路30的电源 垫31，上，同时于该基板单元100的置晶区110上设置一具有多个焊垫61的芯片60，并通过电浆清洁以去除该基板单元100及芯片60表 面的污染物。接着利用打线机台的焊线接地功能(如图3C标号G所示)，以使该 打线机34于该电源焊垫32上形成凸块33 (stud bump)，通过该电源焊 垫32与该打线机34的接地功能电性接触，而形成短路(放电)回路， 以供先前经电浆清洁作业后已充电的电容器进行放电。如图3D所示，通过焊线62将该芯片60上的焊垫61电性连接至 该接地线路20的接地焊指21及该电源线路30的电源焊指31，以及将 该芯片60上未与该接地焊指21及该电源焊指31电性连接的焊垫61 通过焊线62与该基板单元100的信号焊指81电性连接。其后即可进行封装制程，以形成包覆被动元件及芯片的封装胶体 (未图示)。于本实施例中，本发明接设有被动元件的半导体装置制法是通过 打线机的接地回路于基板单元的电源线路的电源焊垫上形成凸块，以 形成一短路(放电)回路，藉以释放该被动元件因电浆清洁所填充的电 荷，亦即，在打线机的焊线接触到该电源焊垫的同时，令该被动元件 处于短路状态下，进而可让该被动元件进行放电，以避免该芯片与该 接地线路及该电源线路电性连接时因该被动元件的放电产生的瞬间电 流脉冲，而不会损毁该芯片。再者，亦可利用此打线机打设凸块的方式直接于该电源焊指上形 成凸块，从而省去设置电源焊垫的需求。上述的具体实施例，仅用以例释本发明的特点及功效，而非用以 限定本发明。任何本领域技术人员均可在不违背本发明的精神及范畴 下，对于上述的实施例进行修饰与改变。因此，本发明的权利保护范 围，应以权利要求书的范围为依据。
权利要求
1.一种接设有被动元件的半导体装置制法，包括提供具有多个基板单元的基板模块片，各该基板单元之间具有切割道，且该基板单元设有置晶区、接地线路及电源线路，而该切割道上设有导电线路，并使该导电线路与该接地线路及电源线路电性连接以形成短路回路；于该基板单元上设置至少一被动元件，并使该被动元件与该接地线路及电源线路电性连接；于该基板单元的置晶区上设置一具有多个焊垫的芯片；通过焊线将该芯片上的焊垫电性连接至该接地线路及电源线路；将该芯片上未与该接地线路及电源线路电性连接的焊垫通过焊线与该基板单元电性连接；以及进行封装制程并分割各该基板单元，以移除该切割道上的导电线路。
2. 根据权利要求1所述的接设有被动元件的半导体装置制法，其 中，该接地线路包括有相连接的接地垫及接地焊指，而该电源线路包 括有相连接的电源垫及电源焊指，该接地垫、接地焊指及电源垫、电 源焊指分别连接至该切割道的导电线路。
3. 根据权利要求2所述的接设有被动元件的半导体装置制法，其 中，该被动元件电性连接至该接地垫及电源垫，该芯片焊垫通过焊线 电性连接至该接地焊指及电源焊指。
4. 根据权利要求1所述的接设有被动元件的半导体装置制法，其 中，该接地线路为接地环，该电源线路为电源环。
5. 根据权利要求1所述的接设有被动元件的半导体装置制法，其 中，该被动元件为电容器。
6. 根据权利要求1所述的接设有被动元件的半导体装置制法，其 中，于该芯片接置于基板单元后，复包括进行电浆清洁作业，以去除 该基板单元及芯片表面的污染物。
7. 根据权利要求1所述的接设有被动元件的半导体装置制法，其 中，该基板单元设有多个信号焊指，以供芯片焊垫通过焊线与该信号焊指连接。
8. —种接设有被动元件的半导体装置制法，包括 提供具有多个基板单元的基板模块片，各该基板单元间具有切割道，该基板单元设有置晶区、接地线路及电源线路，该切割道上设有 导电线路；于该基板单元上设置至少一被动元件，并将该被动元件与该基板 单元的接地线路及电源线路电性连接；于该置晶区上设置一具有多个焊垫的芯片；通过焊线将该导电线路与该接地线路及电源线路电性连接，以形 成短路回路；通过焊线将该芯片上的焊垫电性连接至该接地线路及该电源线路；将该芯片上未与该电源线路及接地线路电性连接的焊垫通过焊线 与该基板单元电性连接；以及进行封装制程并分割各该基板单元，以移除该切割道上的导电线路。
9. 根据权利要求8所述的接设有被动元件的半导体装置制法，其 中，该接地线路包括有相连接的接地焊垫、接地垫及接地焊指，而该 电源线路包括有相连接的电源焊垫、电源垫及电源焊指。
10. 根据权利要求9所述的接设有被动元件的半导体装置制法，其 中，该被动元件跨接于该电源垫及接地垫，并通过焊线令该导电线路 与该接地焊垫及电源焊垫电性连接，进而使被动元件形成短路回路， 该芯片焊垫则通过焊线电性连接至该接地焊指及电源焊指。
11. 根据权利要求8所述的接设有被动元件的半导体装置制法，其 中，该接地线路为接地环，该电源线路为电源环。
12. 根据权利要求8所述的接设有被动元件的半导体装置制法，其 中，该被动元件为电容器。
13. 根据权利要求8所述的接设有被动元件的半导体装置制法，其 中，于该芯片接置于基板单元后，复包括进行电浆清洁作业，以去除 该基板单元及芯片表面的污染物。
14. 根据权利要求8所述的接设有被动元件的半导体装置制法，其中，于被动元件焊接于该接地线路及电源线路后进行电性测试，以检 知该被动元件的焊接状态。
15. 根据权利要求8所述的接设有被动元件的半导体装置制法，其 中，该基板单元设有多个信号焊指，以供芯片焊垫通过焊线与该信号 焊指连接。
16. —种接设有被动元件的半导体装置制法，包括 提供基板单元，且该基板单元设有置晶区、接地线路及电源线路; 于该基板单元上设置至少一被动元件，并使该被动元件与该接地线路及电源线路电性连接，且于该置晶区上设置一具有多个焊垫的芯 片；通过打线机于该电源线路上形成一凸块，以使该电源线路与该打 线机的接地回路接触而形成放电回路；通过焊线将该芯片上的焊垫电性连接至该接地线路及电源线路；以及将该芯片上未与该电源线路及接地线路电性连接的焊垫通过焊线 与该基板单元电性连接。
17. 根据权利要求16所述的接设有被动元件的半导体装置制法，复包括进行封装制程，以形成包覆该被动元件及芯片的封装胶体。
18. 根据权利要求16所述的接设有被动元件的半导体装置制法， 其中，该接地线路包括有相连接的接地垫及接地焊指，该电源线路包 括有相连接的电源垫、电源焊指及电源焊垫。
19. 根据权利要求18所述的接设有被动元件的半导体装置制法， 其中，该被动元件跨接于该接地垫及电源垫上，且利用打线机台的焊 线接地功能，以使该打线机于该电源焊垫上形成凸块，进而形成短路 回路，该芯片焊垫通过焊线电性连接至该接地焊指及该电源焊指。
20. 根据权利要求16所述的接设有被动元件的半导体装置制法， 其中，该接地线路包括有相连接的接地垫及接地焊指，该电源线路包 括有相连接的电源垫及电源焊指，该被动元件跨接于该接地垫及电源 垫上，且利用打线机台的焊线接地功能，以使该打线机于该电源焊指 上形成凸块，进而形成短路回路，该芯片焊垫通过焊线电性连接至该 接地焊指及该电源焊指。
21. 根据权利要求16所述的接设有被动元件的半导体装置制法， 其中，该接地线路为接地环，该电源线路为电源环。
22. 根据权利要求16所述的接设有被动元件的半导体装置制法， 其中，于该芯片接置于基板单元后，复包括进行电浆清洁作业，以去 除该基板单元及芯片表面的污染物。
23. 根据权利要求16所述的接设有被动元件的半导体装置制法， 其中，该被动元件为电容器。
24. 根据权利要求16所述的接设有被动元件的半导体装置制法， 其中，该基板单元设有多个信号焊指，以供芯片焊垫通过焊线与该信 号焊指连接。
全文摘要
本发明公开了一种接设有被动元件的半导体装置制法，主要是使多个基板单元中跨接有被动元件的接地线路及电源线路，加以电性连接至预设于基板单元间切割道的导电线路以形成短路回路，或通过焊线将该预设于基板单元间切割道的导电线路与电源线路及接地线路电性连接而形成短路回路，亦或利用打线机于电源线路上形成一凸块(stud bump)，通过该电源线路与该打线机的接地回路形成短路回路，从而使该被动元件形成短路回路的方式，以释放该被动元件因电浆清洗基板单元及芯片表面时所填充的电力，而后再进行芯片与基板单元间的接地、电源及信号的电性连接，避免被动元件与芯片电性连接时，因被动元件放电所产生的瞬间电流脉冲而导致芯片损毁问题。
文档编号H01L21/60GK101325164SQ200710109119
公开日2008年12月17日 申请日期2007年6月12日 优先权日2007年6月12日
发明者宋健志, 林明山, 王忠宝, 陈建志, 顾永川 申请人:矽品精密工业股份有限公司