专利名称：半导体元件的制造方法
技术领域：
本发明涉及一种半导体元件的制造方法，更特别地，涉及一种能够增进 膜层均匀度的半导体元件的制造方法。
背景技术：
随着半导体工艺技术的快速发展，为了增进元件的速度与效能，整个电 路元件的尺寸必须不断缩小，并持续不断地提升元件的集成度。在要求元件 集成度愈来愈高的情况下，对于晶片表面高低起伏程度的要求也愈益升高。 因此，在晶片的制造过程中，如何维持良好的表面平坦性是一个重要的课题。
化学机械研磨法(chemical mechanical polishing, CMP )能够提供良好的 全面性表面均匀化，已经成为深次微米工艺中，不可或缺的平坦化技术。然 而，为了因应各种不同的元件设计，在基底上各区域的隔离结构的密度会有 所差别。以存储器元件为例，存储单元区的隔离结构的密度，往往会大于周 边电路区的隔离结构的密度。如此，在进行化学机械研磨时，容易造成局部 研磨压力发生差异。
举例来说，将化学机械研磨工艺应用在存储器的浮置栅极制造上，如图 1A至图1C所示，其为已知的浮置栅极的制造流程剖面示意图。请参照图 IA,提供基底100，基底100具有存储单元区102以及周边电路区104。然 后，于基底100上依序形成掩模层106与图案化光致抗蚀剂层(未绘示)。 接着，以图案化光致抗蚀剂层为掩模，移除暴露出的掩模层106与部分基底 100,而形成多个沟渠110。之后，移除图案化光致抗蚀剂层。接下来，于沟 渠110中填入绝缘材料，以于存储单元区102形成浅沟渠隔离结构108a，并 同时于周边电路区104形成浅沟渠隔离结构108b。其中，存储单元区102 的浅沟渠隔离结构108a分布较密集，而周边电路区104的浅沟渠隔离结构 108b分布一交稀疏。
请参照图1B，移除掩模层106。接着，于基底IOO上形成一层共形的多 晶硅层112，其是用来作为浮置栅极结构。多晶硅层112覆盖住基底IOO与
4浅沟渠隔离结构108a、 108b。
请参照图1C,以浅沟渠隔离结构108a与108b作为研磨终止层，进行 化学机械研磨工艺，以将多晶硅层112平坦化。由于周边电路区104的密度 较小，亦即相邻的浅沟渠隔离结构108b之间的间距较大，因此在进行化学 机械研磨时，容易在周边电路区104发生过度研磨的情形，而导致位于周边 电路区104的多晶硅层112产生凹陷120，也就是所谓的盘凹(dishing)现 象。如此一来，平坦化后的多晶硅层112在存储单元区102以及周边电路区 104的厚度不均，会造成晶片表面薄膜均匀度不一的情形。
进一步而言，如图1C所示的多晶硅层112均匀度不佳，容易对后续所 进行的光刻工艺或蚀刻工艺造成不利影响。而且，在后续的工艺中，亦容易 因为高低起伏的轮廓造成形成在周边电路区104上的元件的电性表现不稳 定，而影响工艺的可靠度。
发明内容
有鉴于此，本发明提供一种半导体元件的制造方法，有助于改善晶片表 而膜层的均匀度，并可使工艺获得良好的控制。
本发明提出一种半导体元件的制造方法。首先，提供基底，其包括存储 单元区与周边电路区。此基底上已依序形成有第一导体层与掩模层。接着， 移除部分的第一导体层、掩模层及基底，以形成多个隔离结构，且存储单元 区的隔离结构的密度大于周边电路区的隔离结构的密度。然后，移除残留于 存储单元区的掩模层。接着，图案化残留于周边电路区的掩模层，以形成图 案化掩模层。图案化掩模层的密度约等于存储单元区的隔离结构的密度。之 后，于基底上形成第二导体层。接着，进行平坦化工艺，移除部分第二导体 层，至暴露出隔离结构的表面。
在本发明 一实施例中，上述图案化掩模层的形成方法是先于基底上形成 阁案化光致抗蚀剂层，此图案化光致抗蚀剂层具有多个暴露出周边电^各区的 掩模层的开口 ，且开口的密度例如是约等于存储单元区的隔离结构的密度。 接着，以图案化光致抗蚀剂层为掩模，移除暴露出的掩模层。然后，移除图 案化光致抗蚀剂层。
在本发明一实施例中，上述移除存储单元区的掩模层的方法例如是先于 基底上形成保护层，其覆盖周边电路区。接着，以保护层为掩模，移除暴露出的掩模层。
在本发明一实施例中 在本发明一实施例中 在本发明一实施例中 在本发明一实施例中 在本发明一实施例中 在本发明一实施例中 在本发明一实施例中 在本发明一实施例中
上述保护层的材料例如是多晶硅。 上述平坦化工艺例如是化学机械研磨法。 还包括于基底与第一导体层之间形成垫氧化层。 上述垫氧化层的材料例如是氧化硅。 上述掩模层的材料例如是氮化硅。 上述掩模层的材料例如是氧化硅。 上述第一导体层的材料例如是多晶硅。 上述第二导体层的材料例如是多晶硅。 基于上述，本发明在第二导体层形成之前，于周边电路区形成图案化掩 模层，而使周边电路区的图案化掩模层的密度可以与存储单元区的隔离结构 的密度约略相等。因此，在进行平坦化工艺时，可以使位于周边电路区第二 导体层的厚度与位于存储单元区的第二导体层的厚度更为一致，而增进膜层 表面的均匀度，避免已知的厚度不均等问题发生。
为让本发明的上述特征和优点能更明显易懂，下文特举较佳实施例，并 配合所附图式，作详细说明如下。
图1A至图1C是已知的浮置栅极的制造流程剖面示意图。 图2A至图2E是依照本发明一实施例的半导体元件的制造流程剖面示 意图。
主要附图标记说明
100、 200:基底
102、 202:存储单元区
104、 204:周边电^各区
06、 214:掩模层
108a、 108b:浅沟渠隔离结构
110、 216:沟渠
112:多晶硅层
120:凹陷
210:垫氧化层212、 224:导体层 214，图案化掩模层 218a、 218b:隔离结构 220:保护层
222:图案化光致抗蚀剂层 222a:开口
具体实施例方式
图2A至图2E是依照本发明一实施例的半导体元件的制造流程剖面示意图。
请参照图2A,提供基底200，其例如是硅基底。基底200包括存储单元 区202与周边电路区204。接着，于基底200上依序形成一层导体层212与 一层掩模层214。导体层212的材料例如是多晶硅，其形成方法例如是化学 气相沉积法。而掩模层214的材料例如是氮化硅或氧化硅，其形成方法例如 是化学气相沉积法。此外，还可以选择性地于基底200与导体层212之间形 成一层垫氧化层210。垫氧化层210的材料例如是氧化硅，其形成方法例如 是热氧化法。在本实施例中，位于存储单元区202的垫氧化层210可以作为 后续形成的存储器的穿隧氧化层。
请继续参照图2A,移除部分掩模层214、导体层212、垫氧化层210与 基底200，以于基底200中形成多个沟渠216。移除上述膜层的方法例如是 在基底200上形成一层图案化光致抗蚀剂层(未绘示)，接着以图案化光致 抗蚀剂层为掩模，利用干式蚀刻法移除棵露出的掩模层214，再依序移除其 下的导体层212、垫氧化层210与基底200,然后移除图案化光致抗蚀剂层， 而形成沟渠216。
之后，在沟渠216中形成隔离结构218a与隔离结构218b。隔离结构218a 与隔离结构218b的形成方法例如是先于基底100上形成一层填满沟渠216 并覆盖住掩模层214的绝缘材料层(未绘示)，接着移除部分绝缘材料层， 即可在存储单元区202形成顶面平坦的隔离结构218a，并同时在周边电路区 2()4形成顶面平坦的隔离结构218b。上述绝缘材料层的材料例如是氧化硅， 且其形成方法例如是高密度等离子体化学气相沉积法。而移除部分绝缘材料 层的方法例如是化学机械研磨法或干式回蚀刻法，而掩模层214例如是作为研磨终止层或蚀刻终止层。
承上述，存储单元区202与周边电路区204的元件布局例如不相同，位 于存储单元区202的隔离结构218a的密度会大于位于周边电路区204的隔 离结构218b的密度。也就是说，在周边电路区204中，各个隔离结构218b 之间的间距会大于存储单元区202中各个隔离结构218a之间的间距(如图 2A所示)。
请参照图2B，于基底200上形成一层保护层220。保护层220的材料例 如是多晶硅，且其形成方法例如是化学气相沉积法。然后，于周边电路区204 的保护层220上形成光致抗蚀剂层(未绘示)。以此光致抗蚀剂层为掩模， 移除部分保护层220，而暴露出位于存储单元区202的掩模层214与隔离结 构218a。移除部分保护层220的方法例如是干式蚀刻法或湿式蚀刻法。接着， 移除光致抗蚀剂层。之后，再以剩余的保护层220为掩模，移除暴露出的掩 模层214，至暴露出存储单元区202的导体层212的表面。移除掩模层214 的方法例如是干式蚀刻法或湿式蚀刻法。
请参照图2C,于基底200上形成图案化光致抗蚀剂层222。图案化光致 抗蚀剂层222例如是覆盖住存储单元区202,且图案化光致抗蚀剂层222于 周边电路区204具有多个开口 222a，以暴露出位于周边电路区204的保护层 220。此外，开口 222a分布的密度例如是约等于存储单元区202的隔离结构 218a的密度。然后，以图案化光致抗蚀剂层222为掩模，移除暴露的保护层 220。移除部分保护层220的方法例如是干式蚀刻法。接着，同样再以图案 化光致抗蚀剂层222为掩模，移除位于开口 222a的掩模层214至暴露出导 体层212的表面，形成图案化掩模层214'。而图案化掩模层214，的密度例如 是约等于存储单元区202的隔离结构218a的密度。移除掩;漠层214的方法 例如是干式蚀刻法。
请参照图2D,移除图案化光致抗蚀剂层222。之后，于基底200上形成 另一层导体层224。导体层224例如是覆盖住导体层212、隔离结构218a与 保护层220。导体层224的材料例如是多晶硅，而其形成方法例如是化学气 相沉积法。值得一提的是，上述保护层220的材料可以是根据此处形成的导 体层224的材料来决定。也就是说，保护层220的材料例如是选择与导体层 224具有约略相同的移除选择性的材料。
请参照图2E，进行平坦化工艺，以移除部分导体层224。此平坦化工艺结构218a与隔离结构218b例如是作为研磨 终止层。由于导体层224与保护层220的移除选择性约略相同，因此利用化 学机械研磨法移除部分导体层224时，可以一并移除保护层220。此外，由 于导体层224与图案化掩模层214，例如是具有不同的研磨选择性，在周边电 路区204中，除了是以隔离结构218b为研磨终止层，图案化掩模层214，也 同样可以作为研磨终止层。
之后，位于周边电路区204的图案化掩模层214，可以选择性地移除或保 留，本领域技术人员可依实际情况径行调整，本发明于此不作任何之限定。 在一实施例中，导体层224与其下方的导体层212可以作为后续形成的存储 器的浮置栅极。接着，还可以继续于导体层224上方形成栅间介电层(未绘 示)以及控制栅极(未绘示)。至于完成后续工艺的细节，当为本领域技术 人员所周知，故于此不再赘述。
特别说明的是，在导体层224形成之前，先于周边电路区204形成图案 化掩模层214，作为虛设图案(dummy pattern),而使周边电路区204的密度 可以与存储单元区202的密度约略相等。因此，在进行导体层224的平坦化 工艺时，可以使位于周边电路区204的导体层224的厚度与位于存储单元区 202的导体层224的厚度更为一致，而改善导体层224的整体均匀度，避免 已知的厚度不均等问题发生。
值得一提的是，虽然上述实施例是以存储单元区202为图案密集区、周 边电路区204为图案稀疏区为例来进行说明，然本发明并不限于此，只要密 度不同的两个区域，都可以应用本发明的方法，以达到增进晶片表面的膜层 均匀度的功效。
综上所述，本发明藉由在密度较小的周边电路区形成研磨选择性和导体 层不同的虛设图案，可以在进行平坦化工艺时，形成表面平整的导体层，以 改善过度蚀刻所造成的盘凹现象。因此，本发明确实可以增进研磨后膜层的 均匀度，而使工艺能过获得良好的控制，进而提升元件的可靠度。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何 本领域技术人员，在不脱离本发明的精神和范围内，可进行一些更动与润饰， 因此本发明的保护范围当视所附权利要求书所界定者为准。
9
权利要求
1. 一种半导体元件的制造方法，包括提供基底，该基底包括存储单元区与周边电路区，该基底上已依序形成有第一导体层与掩模层；移除部分的该第一导体层、该掩模层及该基底，以形成多个隔离结构，其中该存储单元区的该些隔离结构的密度大于该周边电路区的该些隔离结构的密度；移除残留于该存储单元区的该掩模层；图案化残留于该周边电路区的该掩模层，以形成图案化掩模层，该图案化掩模层的密度约等于该存储单元区的该些隔离结构的密度；于该基底上形成第二导体层；以及进行平坦化工艺，移除部分该第二导体层，至暴露出该些隔离结构的表面。
2. 如权利要求1所述的半导体元件的制造方法，其中该图案化掩模层的 形成方法包括于该基底上形成图案化光致抗蚀剂层，该图案化光致抗蚀剂层具有多个 开口，以暴露出该周边电路区的该掩模层，且该些开口的密度约等于该存储单元区的该些隔离结构的密度；以该图案化光致抗蚀剂层为掩模，移除暴露出的该掩模层；以及 移除该图案化光致抗蚀剂层。
3. 如权利要求1所述的半导体元件的制造方法，其中移除该存储单元区 的该掩模层的方法包括于该基底上形成保护层，该保护层覆盖该周边电路区；以及 以该保护层为掩模，移除暴露出的该掩模层。
4. 如权利要求3所述的半导体元件的制造方法，其中该保护层的材料包括多晶硅。
5. 如权利要求1所述的半导体元件的制造方法，其中该平坦化工艺包括 化学机械研磨法。
6. 如权利要求1所述的半导体元件的制造方法，还包括于该基底与该第一导体层之间形成垫氧化层。
7. 如权利要求6所述的半导体元件的制造方法，其中该垫氧化层的材料 包括氧化硅。
8. 如权利要求1所述的半导体元件的制造方法，其中该掩模层的材料包括氮化硅。
9. 如权利要求1所述的半导体元件的制造方法，其中该掩模层的材料包括氧化硅。
10. 如权利要求1所述的半导体元件的制造方法，其中该第一导体层的 材料包括多晶硅。
11. 如权利要求1所述的半导体元件的制造方法，其中该第二导体层的材料包括多晶硅。
全文摘要
本发明提供一种半导体元件的制造方法，包括提供基底，该基底包括存储单元区与周边电路区。基底上已依序形成有第一导体层与掩模层。接着，移除部分的第一导体层、掩模层及基底，以形成多个隔离结构，且存储单元区的隔离结构的密度大于周边电路区的隔离结构的密度。然后，移除残留于存储单元区的掩模层。接着，图案化残留于周边电路区的掩模层，以形成图案化掩模层。图案化掩模层的密度约等于存储单元区的隔离结构的密度。之后，于基底上形成第二导体层。接着，进行平坦化工艺，移除部分第二导体层，至暴露出隔离结构的表面。
文档编号H01L21/82GK101452882SQ20071019665
公开日2009年6月10日 申请日期2007年11月29日 优先权日2007年11月29日
发明者刘建宏, 朱建隆 申请人:力晶半导体股份有限公司