专利名称：在半导体元件形成金属凸块与密封的方法
技术领域：
本发明是关于半导体的覆晶封装(flip-chip packaging),尤其指一种密封 (seal)半导体元件的线J各面(active side)以及在其连接垫(I/O pads)上形 成金属凸块(metallic bump )的方法。
背景技术：
覆晶封装是利用金属凸块(metallic bump )在半导体元件的连接垫和封装 载板(substrate)或导线架(lead frame )之间建立电气连结。在结构上，凸块 可大致分为两个部分，其一为凸块本身，而另一为介于凸块和连接垫之间的凸 块下金属层(under bump metallurgy, UBM )。
凸块下金属层则通常包含一黏附层(adhesion layer)、 一阻障层(barrier layer)、以及一接合层(wetting layer),由下而上堆叠于连接垫上。依据所采用 的材料，凸块则可以分为锡铅凸块(solder bump )、金凸块(gold Bump)、铜柱 凸块(copper pillar bump )、 以及';毘合金属凸块(bump with mixed metals)等。
要在凸块下金属层上形成凸块，通常是釆用电镀(electroplating )、印刷 (printing )、或键合(stud bonding)等方法。在电镀法中，先在凸块下金属层 之上形成图案化(patterned)的抗电镀膜(resist),然后于抗电镀膜的开窗处 镀上金属凸块；采用印刷法时，则先将锡膏(solder)印刷在凸块下金属层上， 然后将锡膏加热固化成凸块；键合法则仅适用于某些金凸块制作过程。
长成金属凸块的半导体元件然后焊接到基板或导线架上。接着，在半导 体元件和基板或导线架之间填充底胶(underfill)以密封半导体元件的线路面， 同时也将半导体元件牢固在基板或导线架上。在这样传统的覆晶封装制作过程 中，凸块在还未填充底胶前，是以不稳固的高宽比单独座落于凸块下金属层上。 因此，凸块的脱落(bump lift),尤其是在凸块数高时，是覆晶封装失败的主 要因素之一。
发明内容
本发明提出一种在半导体元件形成金属凸块与密封的方法。本发明的主 要目的之一是使金属凸块与连接垫可以更稳固的结合，进而提升制作凸块的优 良率。本发明的另一主要目的是将半导体元件线路面的密封在同一制作过程中 完成。换言之，本发明将凸块的制作与填充底胶的部分功能结合在同一制程中，
以提高凸块的机械坚固性(mechanical robustness )。采用本发明的覆晶封装制 程，对于某些半导体元件甚至可以完全省略填充底胶的步骤。
为达前述目的，本发明一方面主要包含下列步骤首先在一半导体元件 的连接垫上面形成凸块下金属层。接着，依顺序将一绝缘层以及一金属箔依序 放置于所述半导体元件线路面的一上面凸块下金属层上。接下来，剥除所述绝 缘层与所述金属箔的一部分以形成一导通孔以暴露出凸块下金属层的上表面。 接着，至少在所述导通孔的一孔壁上形成一金属薄层，所述薄金属层与所述金 属箔相连接，并在金属箔上形成抗电镀膜，所述抗电镀膜未遮蔽具有所述薄金 属层的所述导通孔。然后，利用所述金属箔以及所述薄金属层来传递电镀电流 至所述凸块下金属层，而在导通孔内以及所述凸块下金属层的所述上面电镀出 一金属凸块；以及去除所述抗电镀膜以及所述金属箔。
为达到前述目的，本发明另一方面主要包括下列步骤首先在所述半导 体元件的所述连接垫的一上面形成一凸块下金属层；将处于液态与暂时固态二 者之一的一绝缘层设置于所述半导体元件线路面的一上面，并将所述绝缘层固 化。接下来，移除所述绝缘层的一部分以形成一导通孔，所述导通孔暴露出所 述凸块下金属层的所述上面的一相当部分。接着，在所述绝缘层的一上面以及 所述导通孔的一孔壁上形成一薄金属层；在所述金属箔的一上面形成一抗电镀 膜，所述抗电镀膜未遮蔽具有所述薄金属层的所述导通孔。然后，利用所述金 属箔以及所述薄金属层来传递电镀电流至所述凸块下金属层，而在导通孔内以 及所述凸块下金属层的所述上面电镀出一金属凸块；以及去除所述抗电镀膜以 及所述金属箔。
为达到前述目的，本发明再一方面主要包括下列步骤首先在所述半导 体元件的所述连接垫的一上面形成一凸块下金属层；将处于液态与暂时固态二者之一的一绝缘层设置于所述半导体元件线路面的一上面，并将所述绝缘层固
化；在所述绝缘层的一上面形成一第一薄金属层。接下来，移除所述绝缘层以 及所述第一薄金属层的一部分以形成一导通孔，该导通孔暴露出所述凸块下金 属层的所述上面的一相当部分。接着，在所述导通孔的一孔壁上形成一第二薄 金属层；在所述第一薄金属层的一上面形成一抗电镀膜，所述抗电镀膜未遮蔽 具有所述第二薄金属层的所述导通孔。然后，利用所述第一以及所述第二薄金 属层来传递电镀电流至所述凸块下金属层，而在所述导通孔内以及所述凸块下 金属层的所述上面电镀出一金属凸块；以及去除所述抗电镀膜以及所述第一薄 金属层。
本发明具有以下主要的优点。首先，金属凸块的材料不再受限于少数几 种，许多高传导性的金属材料，像是金、银、把(palladium)、铜、锡、锡铅、 镍等或是这些材料的组合都可以选用。此外，金属凸块与连接垫的结合，不再 完全倚赖金属凸块与凸块下金属层之间的键合，绝缘层提供了额外与辅助的粘 着，使得金属凸块与连接垫的结合更为稳固。还有，绝缘层实际上已经将半导 体元件的线路面加以密封，所以底胶的填充，只剩将半导体元件固定在封装载 板或导线架上的功能。对于某些半导体元件，若凸块焊接已将该半导体元件牢 固在封装载板或导线架上，就可省略底胶填充工序，甚至可将完成本发明工艺 的半导体元件，直接当成完成整个封装的零件使用。
图1~图8所示的是本发明一实施例在半导体元件连接垫上形成金属凸块 的各步骤的示意图。
IO半导体元件12连接垫 14保护层 16凸块下金属层 18绝缘层 20金属箔 22导通孔 24薄金属层
26抗电镀膜 28金属凸块30涂层
具体实施例方式
图1~图8所示的是本发明一实施例在半导体元件连接垫上形成金属凸块 的各步骤的示意图。如图1所示，半导体元件10可以是一集成电路(integratedcircuit, IC)、晶体管、二极管、或是闸流体(thyristor )。半导体元件10具有至 少一连接塾12,该连接垫12是位于半导体元件10的线路面上。半导体元件 IO在其线路面上，可以具有一保护层(passivation layer) 14。保护层14曝露 出连接垫12的部分上表面。然后，凸块下金属层16完全覆盖连接垫12所暴 露的上表面，并覆盖部分位于连接垫12上的保护层14。凸块下金属层16包 含一黏附层、 一阻障层(barrierlayer)、以及一接合层(图中未视出)，由下而上 堆叠于连接垫12上。黏附层的材质可为铝(aluminum)或铬(chromium); 阻障层的材质可为铜、铅(lead)、 4自(platinum);接合层的材质可为金。保 护层14与凸块下金属层16的施作，可以采用任何现有的技术。其细节应为相 关技术领域的人士所熟知，因此不予赘述。接着如图2所示，本实施例将绝缘层(isoktive layer )18、金属箔(metallic foil) 20依此顺序放置于图1所示的结构的上面，其结果如图3所示。绝缘层18所采用的材质为一液态或暂时固态(temporarily solid)的绝缘 材料，以便稳固地粘着到图1所示的结构上。许多种高分子聚合物(polymer) 像是环氧树脂(epoxyresin)都具有这样的材料特性。接着对液态或暂时固态 的绝缘层18适当的加热与施加适当压力，使得原本处于液态或暂时固态的绝 缘层18被永久固化成固态，而使绝缘层18紧密地与图1所示的结构结合。若 绝缘层18选用的是暂时固态的材料，该材料应于一高于其暂时固化温度、但 低于其永久固化温度的一特定温度范围，由暂时固态转成液态，以期绝缘层 18与半导体元件10及金属箔20粘合固化后，能将气泡排除，在固化阶段若 能对压合抢进行抽气，将有助绝缘层18的排除气泡。在本发明的一实施例中， 金属箔20是先贴附于绝缘层18的上面，二者的组合再一并放置到图1所示的 结构上后加热加压；在本发明的另一实施例中，暂时固态的绝缘层18是先放 置到图1所示的结构上，然后再将金属箔20贴附于绝缘层18上后加热加压。 金属箔20是釆用铜(copper )、铬(chromium )、镍(nickel)、或其它适合电 镀的金属材料。如果制作的是间距紧密或尺寸微小的凸块，金属箔20可以进 一步加以打薄。接着，再如图4所示，先将金属箔20在凸块下金属层16上的部分，以 雷射气化(laser ablation)或化学蚀刻(chemical etching)加以移除；再将绝缘层18在凸块下金属层16上的部分，以雷射气化或曝光显影(lithographc) 的手段去除，直到曝露出凸块下金属层16并形成一导通孔22。接下来，如图5所示，利用无电解沉镀(electroless deposition)或贼镀 (sputtering)在至少包括导通孔22的壁面上形成化学铜(electroless copper) 或镍的薄金属层24。请注意到，薄金属层24必需和金属箔20相连接。为增 加可靠度，可以在薄金属层24外表面进一步电镀一层金属。然后，如图6所示，在金属箔20上形成一层抗电镀膜(platingresist) 26， 该抗电镀膜26于导通孔22上方具有开窗。接着，利用金属箔20、薄金属层24来传递电镀电流至凸块下金属层16, 而在凸块下金属层16上以及导通孔22内电镀出金属凸块28,如图7所示。 最后，如图8所示，去除抗电镀膜26，以及利用雷射或化学蚀刻完全去除金 属箔20，即完成金属凸块的制作。如图所示，为避免金属凸块28的氧化，可 以选择性地进一步至少在金属凸块28的待焊接部分形成一涂层(coating layer) 30。视金属凸块28的材质，涂层30可以采用不同的材料。例如，金属凸块 28如采用镍，涂层30可采用金；金属凸块28如采用铜，涂层30可采用有机 4呆得剂(Organic Solderability Preservative, OSP )、 4b学4臬金(electroless nickel immersion gold )、化学浸银(immersion silver)等。金属凸块28的高度可以通 过选择适当的抗电镀膜26厚度来控制，金属凸块28的径宽则可以通过抗电镀 膜26电镀开窗大小来控制。在本发明的另一个实施例里，先将液态的绝缘层18单独施作于图1的结 构上，然后将绝缘层18固化成暂时固态，再以雷射或曝光显影的手段形成暴 露凸块下金属层16的导通孔22。接着再将金属箔20贴合到暂时固态的绝缘 层18上，通过对金属箔20加压加热将绝缘层18永久固化。接着以雷射气化 或化学蚀刻去除导通孔22上方的金属箔20，其结果即如图4所示。接下来可 以采用前述相同的步骤来形成金属凸块28 。在本发明的又一实施例里则完全不使用金属箔20。首先将绝缘层18单独 施作于图1的结构上，然后再加以永久固化。接着以雷射气化或曝光显影的手 段形成暴露凸块下金属层16的导通孔22。接下来，以无电解沉镀或溅镀在导 通孔22的孔壁、和绝缘层18上形成薄金属层24。为在接下来电镀形成金属凸块28时有较好的导电性，薄金属层24外表面可进一步电镀一层金属将其增 厚，其结果如图5所示。接下来可以采用前述相同的步骤来形成金属凸块28。 在本发明的再一实施例里，同样先将绝缘层18单独施作于图1的结构上， 然后加以永久固化。接着以无电解沉镀或溅镀在绝缘层18上形成薄金属层24。 接下来，以雷射气化或曝光显影的手段形成暴露凸块下金属层16的导通孔22。 然后再以无电解沉镀至少在导通孔22的孔壁上再一次形成薄金属层24。为提 高导电性，薄金属层24外表面可进一步电镀一层金属将其增厚，其结果即如 图5所示。接下来可以采用前述相同的步骤来形成金属凸块28。在前述步骤中，为使导通孔22可以准确的暴露出凸块下金属层16，本发 明必需能掌握凸块下金属层16的位置。 一种作法是在半导体元件10的背面预 先设置光学点(fiducial mark),然后借着检视光学点的位置、以及其与连接垫 12的位置关系，就可以决定出凸块下金属层16的正确位置。另一种作法是采 用能穿透金属箔20的X射线仪器，直接检视凸块下金属层16的位置。还有 一种作法是在剥除部分金属箔20后，使用摄像镜头来侦测半导体晶圓(wafer) 上的光学点，然后计算出凸块下金属层16的位置。本发明具有以下主要的优点。首先，金属凸块28的材料不再受限于少数 几种，许多高传导性的金属材料，像是金、银、把(palladium )、铜、锡、锡 铅、镍等或是这些材料的组合都可以选用。此外，金属凸块28与连接垫12 的结合，不再完全倚赖金属凸块28与凸块下金属层16之间的键合，绝缘层 18提供了额外与辅助的粘着，使得金属凸块28与连接垫12的结合更为稳固。 还有，绝缘层18实际上已经将半导体元件10的线路面加以密封，所以底胶的 填充，只剩将半导体元件10固定在封装载板或导线架上的功能。对于某些半 导体元件10，若凸块焊接已将该半导体元件IO牢固在封装载板或导线架上， 就可省略底胶填充工序，甚至可将完成本发明工艺的半导体元件，直接当成完 成整个封装的零件使用。通过以上较佳具体实施例的详述，希望能更加清楚描述本发明的特征与 精神，而并非以上述所揭露的较佳具体实施例来对本发明的范畴加以限制。相 反地，其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的专 利范围的范畴内。
权利要求
1.一种在一半导体元件的一线路面的一连接垫上形成一金属凸块的方法，其特征在于，该方法至少包含下列步骤在所述半导体元件的所述连接垫的一上面形成一凸块下金属层；依顺序将一绝缘层以及一金属箔放置于所述半导体元件线路面的一上面；剥除所述绝缘层与所述金属箔的一部分以形成一导通孔，所述导通孔暴露出所述凸块下金属层的所述上面的一相当部分；至少在所述导通孔的一孔壁上形成一薄金属层，所述薄金属层与所述金属箔相连接；在所述金属箔的一上面形成一抗电镀膜，所述抗电镀膜未遮蔽具有所述薄金属层的所述导通孔；利用所述金属箔以及所述薄金属层来传递电镀电流至所述凸块下金属层，而在导通孔内以及所述凸块下金属层的所述上面电镀出一金属凸块；以及去除所述抗电镀膜以及所述金属箔。
2. 根据权利要求1所述的方法，其特征在于 路、晶体管、闸流体、以及二极管其中之一。
3. 根据权利要求1所述的方法，其特征在于 含一教附层、 一阻障层、以及一接合层。
4. 根据权利要求3所述的方法，其特征在于 铬其中之一；该阻障层的材质为铜、铅、铂其中之金。
5. 根据权利要求1所述的方法，其特征在于 体元件的所述线;咯面。
6. 根据权利要求1所述的方法，其特征在于 铬、镍其中之一。
7. 根据权利要求1所述的方法，其特征在于，进一步包含下列步骤 如果将所述金属凸块制作为一紧密间距金属凸块与一微小尺寸金属凸块二者之一，则将所述金属箔薄化。,所述半导体元件是集成电,所述凸块下金属层至少包,所述黏附层的材质为铝与 一；以及该接合层的材质为，所述绝缘层密封所述半导，所述金属箔的材质为铜、
8. 根据权利要求1所述的方法，其特征在于，所述薄金属层的材质为化学铜与镍其中之一。
9. 根据权利要求1所述的方法，其特征在于，所述金属凸块的材质为金、 银、把、铜、锡、镍、锡铅的其中之一或任意组合。
10. 根据权利要求1所述的方法，其特征在于，进一步包含下列步骤 在形成所述抗电镀膜前，在所述薄金属层的一外表面上形成一额外的金属层。
11. 根据权利要求1所述的方法，其特征在于，进一步包含下列步骤 至少在所述金属凸块的一上面形成一抗氧化的涂层。
12. 根据权利要求1所述的方法，其特征在于，所述绝缘层的材质是处于 液态与暂时固态二者之一；以及，在将所述绝缘层以及所述金属箔放置于所述 半导体元件线路面的所述上面后，将所述绝缘层永久固化。
13. 根据权利要求1所述的方法，其特征在于，所述绝缘层的材质是处于 暂时固态；以及，所述绝缘层是先放置于所述半导体元件线;洛面的所述上面， 再将所述金属箔放置于所述绝缘层的一上面后，将所述绝缘层永久固化。
14. 一种在一半导体元件的一线路面的一连接垫上形成一金属凸块的方 法，其特征在于，该方法至少包含下列步骤在所述半导体元件的所述连接垫的一上面形成一凸块下金属层；将处于液态与暂时固态二者之一的一绝缘层设置于所述半导体元件线路 面的一上面，并将所述绝缘层固化；移除所述绝缘层的一部分以形成一导通孔，所述导通孔暴露出所述凸块下 金属层的所述上面的一相当部分；在所述绝缘层的一上面以及所述导通孔的一孔壁上形成一薄金属层；在所述金属箔的一上面形成一抗电镀膜，所述抗电镀膜未遮蔽具有所述薄 金属层的所述导通孔；利用所述金属箔以及所述薄金属层来传递电镀电流至所述凸块下金属层， 而在导通孔内以及所述凸块下金属层的所述上面电镀出一金属凸块；以及去除所述抗电镀膜以及所述金属箔。
15. 根据权利要求14所述的方法，其特征在于，所述薄金属层的材质为化学铜与镍其中之一。
16. 根据权利要求14所述的方法，其特征在于，所述金属凸块的材质为 金、银、钇、铜、锡、镍、锡铅的其中之一或任意组合。
17. 根据权利要求14所述的方法，其特征在于，进一步包含下列步骤 至少在所述金属凸块的一上面形成一抗氧化的涂层。
18. —种在一半导体元件的一线路面的一连接垫上形成一金属凸块的方 法，其特征在于，该方法至少包含下列步骤在所述半导体元件的所述连接垫的一上面形成一凸块下金属层； 将处于液态与暂时固态二者之一的一绝缘层设置于所述半导体元件线路 面的一上面，并将所述绝缘层固化；在所述绝缘层的一上面形成一第一薄金属层；移除所述绝缘层以及所述第一薄金属层的一部分以形成一导通孔，该导通 孔暴露出所述凸块下金属层的所述上面的 一相当部分； 在所述导通孔的一孔壁上形成一第二薄金属层；在所述第一薄金属层的一上面形成一抗电镀膜，所述抗电镀膜未遮蔽具有 所述第二薄金属层的所述导通孔；利用所述第一以及所述第二薄金属层来传递电镀电流至所述凸块下金属 层，而在所述导通孔内以及所述凸块下金属层的所述上面电镀出一金属凸块； 以及去除所述抗电镀膜以及所述第 一 薄金属层。
19. 根据权利要求18所述的方法，其特征在于，所述第一以及所述第二 薄金属层的材质为化学铜与镍其中之一 。
20. 根据权利要求18所述的方法，其特征在于，所述金属凸块的材质为 金、银、钯、铜、锡、镍、锡铅的其中之一或任意组合。
21. 根据权利要求18所述的方法，其特征在于，进一步包含下列步骤 至少在所述金属凸块的 一上面形成一抗氧化的涂层。
全文摘要
本发明提供一种在半导体元件形成金属凸块与密封的方法，主要包含下列步骤首先在一半导体元件的连接垫上面形成凸块下金属层(UNDER BUMP METALLURGY)，接着，将一绝缘层以及一金属箔按顺序放置在半导体元件上。接下来，形成一导通孔以暴露出凸块下金属层的上表面。接着，在导通孔内形成一金属薄层，并在金属箔上形成抗电镀膜，只露出导通孔。然后，以金属箔以及导通孔内的金属薄层导通电流进行电镀，将金属凸块形成于导通孔内的凸块下金属层上。最后，再将金属箔与抗电镀膜移除。对于某些凸块材质，金属凸块上可进一步形成一涂层。
文档编号H01L21/02GK101582386SQ20081010782
公开日2009年11月18日 申请日期2008年5月14日 优先权日2008年5月14日
发明者俞宛伶 申请人:俞宛伶