专利名称：场效应晶体管和其制造方法
技术领域：
本发明涉及将碳纳米管作为通道的场效应晶体管和其制造方法。
背景技术：
碳纳米管(以下称为“CNT”)是通过手性(chirality)而表现出半导体特性或金 属特性的、由碳原子构成的管状物质。CNT具有数纳米的直径，且其电流密度较高，因此可以 形成一维传导的非常细的配线，期待将其应用于高速动作的量子元件(device)。近年来，正 在积极地开展将表现出半导体特性的CNT作为场效应晶体管(以下称为“FET”)的通道的 研究(例如，参照专利文献1)。将CNT作为通道的碳纳米管场效应晶体管(以下称为“CNT-FET” )例如是在从形 成在基板上的催化剂成长CNT后，在CNT的两端形成源电极和漏电极而制造的(例如，参照 专利文献2)。在专利文献2中，记载了具有η型通道的CNT-FET的制造方法。在该制造方法中， 1)从形成在基板上的催化剂成长CNTd)在CNT的两端形成源电极和漏电极，幻在CNT上 形成氮化合物(例如氮化硅)的膜，从而制造CNT-FET。专利文献专利文献1 日本专利特开2008-71898号公报专利文献2 日本专利特开2006-222279号公报然而，在上述现有的制造方法中，存在无法再现性良好地制造稳定表现出优异的 导电特性的CNT-FET的问题。在上述现有的制造方法中，作为通道的CNT在形成电极时曝露在清洗用化学品或 用来进行图案化(patterning)的抗蚀剂(resist)等中，因此形成了缺陷，或者被抗蚀剂的 残渣污染。这样形成的缺陷成为使CNT-FET的导电特性劣化的原因。另外，缺陷较多的CNT 容易吸附大气中的氧或水分子等，因此所形成的缺陷也与制造工序中无法完全去除的污染 物质一起成为CNT-FET对于栅偏压的迟滞特性(hysteretic characteristics)的原因。
发明内容
本发明的目的在于，提供能够再现性良好地制造稳定表现出优异的导电特性的 CNT-FET的方法、以及利用该方法而制造的CNT-FET。本发明人发现，1)通过在形成电极之前形成包覆CNT的绝缘保护膜，能够解决上 述问题。另外，本发明人发现 若使用等离子体CVD(Chemical VaporD印osition，化学气 相沉积)法进一步形成最终保护膜(等离子体CVD膜)，则能够制造耐湿性优异且机械强度 较高的CNT-FET ；以及3)通过在形成等离子体CVD膜之前形成导电性膜，能够防止在形成 等离子体CVD膜时的等离子体等造成的CNT的损伤。也就是说，本发明涉及以下的FET和其制造方法。[1] 一种FET，其具有栅极绝缘膜；包含配置在所述栅极绝缘膜上的CNT的通道；包覆所述CNT的绝缘保护膜；分别配置在所述绝缘保护膜上，且经由所述绝缘保护膜中形 成的接触孔而与所述CNT电连接的源电极及漏电极；形成在所述栅极绝缘膜上的栅电极； 包覆所述绝缘保护膜的等离子体CVD膜；以及形成在所述绝缘保护膜与所述等离子体CVD 膜之间的导电性膜。[2]如第[1]项所述的FET，其中在所述绝缘保护膜与所述导电性膜之间，还具有 保护所述源电极及所述漏电极的配线保护膜。[3]如第[1]项或第[2]项所述的FET，其中所述栅极绝缘膜形成在半导体基板的 两面上，所述源电极及所述漏电极形成在所述半导体基板的第1面上所形成的栅极绝缘膜 侧，所述栅电极形成在所述半导体基板的相对于所述第1面为背面侧的第2面上所形成的 栅极绝缘膜侧。[4]如第[1]项或第[2]项所述的FET，其中所述栅极绝缘膜形成在半导体基板面 上，所述栅电极形成在形成有所述源电极及所述漏电极的栅极绝缘膜的面的同一面侧。[5]如第[1]项至第[4]项中任一项所述的FET，其中所述导电性膜形成在覆盖所 述CNT的区域中。[6]如第[1]项至第[5]项中任一项所述的FET，其中所述导电性膜的端部由所述 等离子体CVD膜包覆。[7]如第[1]项至第[6]项中任一项所述的FET，其中所述导电性膜的厚度为IOnm 以上、且IOOOnm以下。[8]如第[1]项至第[7]项中任一项所述的FET，其中所述栅极绝缘膜的厚度为 50nm以上、且IOOOnm以下。[9] 一种FET的制造方法，其包括以下步骤形成栅极绝缘膜；在所述栅极绝缘膜 上配置CNT ；形成包覆所述CNT的绝缘保护膜；在所述绝缘保护膜上，形成经由所述绝缘保 护膜中形成的接触孔而与所述CNT电连接的源电极及漏电极；形成保护所述源电极及所述 漏电极的配线保护膜；在所述配线保护膜上形成导电性膜；以及在所述导电性膜上形成等 离子体CVD膜。另外，也能够通过以下的FET和其制造方法，解决上述问题。[1] 一种将CNT作为通道的FET，其具有具有绝缘膜的半导体基板；配置在所述 绝缘膜上的CNT ；包覆所述CNT的绝缘保护膜；以及分别配置在所述绝缘保护膜上，且经由 所述绝缘保护膜中形成的接触孔而分别与所述CNT电连接的源电极及漏电极。[2]如第[1]项所述的FET，其中所述源电极及漏电极仅与所述CNT的侧面连接。[3]如第[1]项或第[2]项所述的FET，其中所述绝缘膜为在氧化硅膜上层叠了氮 化硅膜的双层结构。[4]如第[1]项至第[3]项中任一项所述的FET，其中所述绝缘保护膜含有氧化 硅、氮化硅、氧化铝、氧化铪、氧化锆或氧化钛。[5] 一种将CNT作为通道的FET的制造方法，其包括以下步骤准备具有绝缘膜 的半导体基板；在所述半导体基板的绝缘膜上配置CNT ；在所述CNT上形成绝缘保护膜；在 所述绝缘保护膜的源电极形成预定区域及漏电极形成预定区域中分别形成接触孔，使所述 CNT的一部分露出；以能够经由所述接触孔与所述CNT电连接的方式，在所述绝缘保护膜 的源电极形成预定区域上形成源电极；以及以能够经由所述接触孔与所述CNT电连接的方式，在所述绝缘保护膜的漏电极形成预定区域上形成漏电极。[6]如第[5]项所述的FET的制造方法，其中所述配置CNT的步骤包括以下步骤 在所述半导体基板的绝缘膜上形成至少两个催化剂层；以及以将所述催化剂层间连接的方 式，利用化学气相成长法成长CNT。[7]如第[5]项或第[6]项所述的FET的制造方法，其中所述绝缘膜为在氧化硅膜 上层叠了氮化硅膜的双层结构。[8]如第[5]项至第[7]项中任一项所述的FET的制造方法，其中所述接触孔是通 过湿法蚀刻而形成的。[9]如第[8]项所述的FET的制造方法，其中所述湿法蚀刻所使用的蚀刻液含有氢氟酸。[10]如第[5]项至第[9]项中任一项所述的FET的制造方法，其中所述绝缘保护膜含有氧化硅、氮化硅、氧化铝、氧化铪、氧化锆或氧化钛。[11] 一种将CNT作为通道的FET的制造方法，其包括以下步骤准备具有定向平 面(orientation flat)或凹口，且具有绝缘膜的、大致圆形的半导体基板；将所述半导体 基板划分成格子状，形成多个用来形成一个FET的区域；在所述各区域中，在所述半导体基 板的绝缘膜上形成至少两个催化剂层；在所述各区域中，利用化学气相成长法自催化剂层 成长CNT，以将所述催化剂层间连接的方式配置所述CNT ；在所述各区域中，在所述CNT上形 成绝缘保护膜；在所述各区域中，在所述绝缘保护膜的源电极形成预定区域及漏电极形成 预定区域分别形成接触孔，使所述CNT的一部分露出；在所述各区域中，以能够经由所述接 触孔与所述CNT电连接的方式，在所述保护膜的源电极形成预定区域上形成源电极；以及 在所述各区域中，以能够经由所述接触孔与所述CNT电连接的方式，在所述保护膜的漏电 极形成预定区域上形成漏电极。在上述各个发明中，也可以利用以下的CNT的制造方法，形成CNT。[1] 一种CNT的制造方法，其使用下述化学气相成长装置在多个基板上制造CNT， 该化学气相成长装置具有管状的腔室，其具有用来对基板实施处理的处理室；气体导入 机构，用来将用于对所述基板实施处理的气体导入到处理室中；排气机构，排出所述处理室 内的气体；基板搬入搬出机构，用来将装载了多个基板的夹具搬入及搬出所述处理室；以 及加热器，设置在所述腔室的周围，调整处理室内的基板的温度；并且，所述CNT的制造方 法包括以下步骤1)准备多个在具有平面的基板的所述平面上配置了用来气相成长CNT 的催化剂的基板；幻使所述多个基板相互分开并装载在夹具上，将所述夹具搬入到处理室 中；3)通过所述排气机构排出所述处理室内的气体，将所述处理室内调整为低于大气压的 气压；4)向所述处理室内导入还原性气体及惰性气体，利用所述加热器使所述基板的温度 上升至CNT生成温度；5)向所述处理室中导入用来生成CNT的原料气体，在所述基板的平 面上生成CNT ；6)生成所述CNT后，使所述基板的温度下降至所述CNT不被空气中的氧气氧 化的温度；7)将所述处理室内的压力调整为大气压；以及8)从所述处理室中搬出装载了所 述多个基板的夹具。[2]如第[1]项所述的制造方法，其中所述基板是具有定向平面或凹口的大致圆 形的半导体基板。[3]如第[1]项或第[2]项所述的制造方法，其中所述碳纳米管生成温度为700°C以上、900°C以下。[4]如第[1]项至第[3]项中任一项所述的制造方法，其中所述CNT不被空气中的 氧气氧化的温度为600°C以下。[5]如第[1]项至第[4]项中任一项所述的制造方法，其中所述3)步骤中的低于 大气压的气压在0. ITorr 0. 6Torr之间。[6]如第[1]项至第[5]项中任一项所述的制造方法，其中所述原料气体是常温下 为液体的物质的气化物。[7]如第[1]项至第[6]项中任一项所述的制造方法，其中所述原料气体为乙醇。[8] 一种CNT的制造方法，其使用下述化学气相成长装置在多个基板上制造CNT， 该化学气相成长装置具有管状的腔室，其具有用来对基板实施处理的处理室；气体导入 机构，用来将用于对所述基板实施处理的气体导入到处理室中；排气机构，排出所述处理室 内的气体；基板搬入搬出机构，用来将装载了多个基板的夹具搬入及搬出所述处理室；以 及加热器，设置在所述腔室的周围，调整处理室内的基板的温度；并且，所述CNT的制造方 法包括以下步骤1)准备多个基板，该基板是具有定向平面或凹口的大致圆形的基板，且 在其平面上具有划分成格子状的多个区域，在所述多个区域中分别配置了用来气相成长 CNT的催化剂；幻使所述多个基板相互分开且使所述平面相互平行而装载在夹具上，将所 述夹具搬入到处理室中；幻通过所述排气机构排出所述处理室内的气体，将所述处理室内 调整为低于大气压的气压；4)向所述处理室内导入还原性气体及惰性气体，利用所述加热 器使所述基板的温度上升至CNT生成温度；5)向所述处理室中导入用来生成CNT的原料 气体，在所述基板的平面上生成CNT ；6)在生成所述CNT后，使所述基板的温度下降至所述 CNT不被空气中的氧气氧化的温度；7)将所述处理室内的压力调整为大气压；以及8)从所 述处理室中搬出装载了所述多个基板的夹具。[9]如第[8]项所述的制造方法，其中所述基板为半导体基板。[10]如第[8]项或第[9]项所述的制造方法，其中所述碳纳米管生成温度为 700°C以上、900°C以下。[11]如第[8]项至第[10]项中任一项所述的制造方法，其中所述碳纳米管不被空 气中的氧气氧化的温度为600°C以下。[12]如第[8]项至第[11]项中任一项所述的制造方法，其中所述3)步骤中的低 于大气压的气压在0. ITorr 0. 6Torr之间。[13]如第[8]项至第[12]项中任一项所述的制造方法，其中所述原料气体是常温 下为液体的物质的气化物。[14]如第[8]项至第[13]项中任一项所述的制造方法，其中所述原料气体为乙 [15] 一种CNT的制造方法，其使用下述化学气相成长装置在基板上制造CNT，该化 学气相成长装置具有腔室，具有用来对基板实施处理的处理室；气体导入机构，用来将用 于对所述基板实施处理的气体导入到处理室中；排气机构，排出所述处理室内的气体；基 板搬入搬出机构，将装载在夹具上的多个基板一个一个地搬入及排出所述处理室；以及加 热器，其配置在处理室内，调整所述基板的温度；并且，所述CNT的制造方法包括以下步骤 1)准备多个基板，该基板是具有定向平面或凹口的大致圆形的基板，且在其平面上具有划分成格子状的多个区域，在所述多个区域中分别配置了用来气相成长CNT的催化剂；2)通过所述排气机构排出所述处理室内的气体，将所述处理室内调整为低于大气压的气压；3)将所述基板中的一个搬入到处理室中；4)使被搬入到所述处理室中的基板的温度上升至CNT生成温度；5)向所述处理室中导入用来生成CNT的原料气体，在所述基板的平面上生成CNT；6)生成所述CNT后，使所述基板的温度下降至所述CNT不被空气中的氧气氧化的温度；以及7)从所述处理室中搬出所述基板。
[16]如第[15]项所述的制造方法，其中所述基板为半导体基板。
[17]如第[15]项或第[16]项所述的制造方法，其中所述化学气相成长装置还在所述夹具与所述腔室之间具有预备室，在所述预备室中搬入所述基板中的一个，且在将该基板搬入到所述处理室中之前，将所述预备室调整为低于大气压的气压。
[18]如第[15]项至第[17]项中任一项所述的制造方法，其中所述碳纳米管生成温度为’700℃以上、900℃以下。
[19]如第[15]项至第[18]项中任一项所述的制造方法，其中所述3)步骤中的低于大气压的气压在o．1T。rr—o．6T。rr之间。
[20]如第[15]项至第[19]项中任一项所述的制造方法，其中所述原料气体是常温下为液体的物质的气化物。
[21]如第[15]项至第[20]项中任一项所述的制造方法，其中所述原料气体为乙醇。
发明的效果
根据本发明，在形成电极之前形成包覆CNT的绝缘保护膜，并且通过等离子体CVD法形成保护元件的最终保护膜(等离子体CVD膜)，因此能够再现性良好地制造稳定表现出优异的导电特性的CNT—FET。另外，根据本发明，由于在绝缘保护膜与等离子体CVD膜之间形成导电性膜，因此能够防止通过等离子体CVD法形成最终保护膜时的等离子体造成的CNT的损伤。因此，根据本发明，能够大量且高成品率地制造CNT—FET。
图l是表示一例本发明的CNT—FET的结构的剖面图。
图2是表示实施方式l的CNT—FET的结构的剖面图。
图3是表示实施方式l的CNT—FET的制造方法的流程图。
图4是表示实施方式l的CNT—FET的制造方法的剖面图。
图5是表示实施方式2的CNT—FET的结构的剖面图。
图6是表示实施方式3的CNT—FET的结构的剖面图。
图7是表示实施方式4的CNT—FET的结构的剖面图。
图8是表示实施方式5的CNT—FET的结构的剖面图。
图9是表示实施方式6的CNT—FET的结构的剖面图。
图lo是表示实施方式6的CNT—FET的制造方法的流程图。
图11是表示实施方式6的CNT—FET的制造方法的剖面图。
图12是表示CNT—FET的栅极电压与源极一漏极电流的关系的图。
图13是表示CNT—FET的栅极电压与源极一漏极电流的关系的图。
图14是表示实施方式7的CNT-FET的结构的剖面图。图15是表示实施方式7的CNT-FET的制造方法的剖面图。图16是实施本发明的CNT的制造方法的、分批式(batch-type)的卧式低压CVD 装置的示意图。图17是实施本发明的CNT的制造方法的、分批式的立式低压CVD装置的示意图。图18是实施本发明的CNT的制造方法的、单片式的低压CVD装置的示意图。图19是表示本发明的CNT的制造方法的工序与基板温度的关系的图。
具体实施例方式1.本发明的 CNT-FET利用本发明的制造方法而制造的CNT_FET(以下也称为“本发明的CNT-FET”)具 有半导体基板，其具有绝缘膜(栅极绝缘膜)；CNT (通道)，其配置在所述绝缘膜上；绝缘 保护膜，其包覆所述CNT ；源电极和漏电极，其配置在所述绝缘保护膜上；以及栅电极。如后 所述，从提高耐湿性和机械强度的观点来考虑，本发明的CNT-FET优选还具有配线保护膜、 导电性膜和等离子体CVD膜。图1是本发明的CNT-FET的剖面图，用于表示一例CNT (通道)、绝缘保护膜与源电 极和漏电极的位置关系。图IA是具有半导体基板、CNT(通道)、绝缘保护膜、源电极、漏电 极和栅电极(未图示)的CNT-FET的剖面图。图IB是还具有配线保护膜、导电性膜和等离 子体CVD膜的CNT-FET的剖面图。在图IA中，CNT-FETlOOa具有半导体基板110、作为通道的CNT120、绝缘保护膜 130、源电极140、漏电极150和栅电极(未图示)。另外，在图IB中，CNT-FETlOOb除了具有 半导体基板110、CNT120、绝缘保护膜130、源电极140、漏电极150和栅电极(未图示)以 外，还具有配线保护膜160、导电性膜170和等离子体CVD膜180。在这些例子中，半导体基 板110在其单面上具有绝缘膜(栅极绝缘膜)112。在该CNT-FETlOOa和IOOb中，利用对未 图示的栅电极施加的电压，控制在源电极140与漏电极150之间流通的电流。如后所述，本发明的CNT-FET的制造方法的一个特征在于在包覆CNT120的绝 缘保护膜130中形成接触孔132而使CNT120的一部分露出，使在绝缘保护膜130上形成 的源电极140和漏电极150经由该接触孔132而分别与CNT120电连接。因此，本发明的 CNT-FET100的一个特征在于源电极140和漏电极150配置在绝缘保护膜130上，并且源 电极140和漏电极150经由绝缘保护膜130中形成的接触孔132而分别与CNT120电连接。以下，说明构成本发明的CNT-FET的各个部件。[半导体基板]本发明的CNT-FET所包含的基板为半导体基板，且该基板的至少配置了源电极和 漏电极的面由绝缘膜(栅极绝缘膜)包覆。半导体基板的材料并无特别限定。半导体基板 的材料的例子包括硅、锗等的14族元素；砷化镓(GaAs)、磷化铟(InP)等的III-V化合 物；以及碲化锌(ZnTe)等的II-VI化合物。半导体基板的大小和厚度并无特别限定。绝缘 膜的材料只要具有绝缘性和高介电常数则无特别限定。绝缘膜的材料的例子包括氧化硅、 氮化硅、氧化铝、氧化钛等的无机化合物；以及丙烯酸树脂(acrylic resin)、聚酰亚胺等的 有机化合物。绝缘膜可以是多层结构，例如可以是在氧化硅膜上层叠了氮化硅膜的双层结构。绝缘膜的厚度只要是可以确保绝缘性的厚度，则并无特别限定，根据栅电极的位置等而 适当设定即可。例如，在绝缘膜为在氧化硅膜上层叠了氮化硅膜的双层结构时，氧化硅膜的 厚度优选IOnm以上、IOOOnm以下(例如80nm)，氮化硅膜的厚度也优选IOnm以上、IOOOnm 以下(例如lOOnm)。绝缘膜既可以仅包覆半导体基板的单面(配置了源电极和漏电极的 面)，也可以包覆两面。另外，绝缘膜既可以包覆配置了源电极和漏电极的面的整面，也可以 包覆一部分(至少配置了 CNT、源电极和漏电极的区域)。[通道]在本发明的CNT-FET中，将源电极和漏电极连接的通道由CNT构成。构成通道的 CNT为单层CNT或多层CNT均可，但优选为单层CNT。另外，源电极与漏电极之间既可以通 过一个CNT连接，也可以通过多个CNT连接。例如，也可以在源电极和漏电极之间折叠多个 CNT进行连接，或者通过CNT的束(bundle)将源电极-漏电极间连接。[绝缘保护膜]在本发明的CNT-FET中，作为通道的CNT由绝缘保护膜包覆。绝缘保护膜的材料 只要具有绝缘性，则并无特别限定。绝缘保护膜的材料的例子包括氧化硅、氮化硅、氧化铝、 氧化铪、氧化锆和氧化钛。绝缘保护膜既可以仅形成在CNT的周围，也可以形成为包覆基板 的配置CNT的面的整面或一部分。绝缘保护膜的厚度只要能够完全包覆(保护)作为通道 的CNT，则并无特别限定，但优选50nm以上、IOOOnm以下。如上所述，在绝缘保护膜中，形成了用于将源电极或漏电极与CNT电连接的接触 孔。接触孔的位置只要是可以将源电极或漏电极与CNT连接的位置，则并无特别限定。例 如，接触孔在从基板上面观察源电极或漏电极与CNT重叠配置的位置处，与基板面垂直的 方向上形成即可(参照图1)。用于将源电极连接于CNT的接触孔、与用于将漏电极连接于 CNT的接触孔的间隔并无特别限定，优选为10 μ m以下。这是因为，有时CNT有缺陷，但即使 在这种情况下，只要所述间隔的长度在IOym以下，则不含缺陷的可能性较高。接触孔的大 小(直径)只要是可以将源电极和漏电极分别电连接于CNT的大小，则并无特别限定。[源电极和漏电极]本发明的CNT-FET的绝缘保护膜上配置了源电极和漏电极。源电极和漏电极的材 料只要是具有导电性的材料，则并无特别限定。源电极和漏电极的材料的例子包括金、钼、 铬、钛、铝、钯、钼等的金属。源电极和漏电极也可以由两种以上的金属形成为多层结构，例 如也可以是在钛层上重叠了金层的电极。源电极和漏电极的形状以及电极间的间隔并无特 别限定，根据目的而适当设定即可。如上所述，源电极和漏电极经由绝缘保护膜中形成的接触孔而分别与CNT电连 接。此时，源电极和漏电极既可以仅与CNT的侧面连接(侧面接触结构，参照图9)，也可以 仅与CNT的端面(截断面)连接(端面接触结构，参照图14)，还可以与CNT的侧面和端面 连接。如后所述，在绝缘保护膜中形成接触孔时，若通过湿法蚀刻仅蚀刻绝缘保护膜，则能 够制造侧面接触结构的CNT-FET，而若通过干法蚀刻不仅蚀刻绝缘保护膜也蚀刻CNT，则能 够制造端面接触结构的CNT-FET。[栅电极]如上所述，本发明的CNT-FET具有栅电极。栅电极的材料只要是具有导电性的材 料，则并无特别限定。栅电极的材料的例子包括金、钼、铬、钛、黄铜、铝等的金属和导电性塑料。栅电极例如是在任意位置处蒸镀这些金属而形成的。另外，也可以在任意位置配置另 外准备的电极(例如，金薄膜)来作为栅电极。作为栅电极的配置位置，只要能够通过其电 压控制在源电极与漏电极之间流通的电流(源极-漏极电流)，则并无特别限定，根据目的 适当地配置即可。例如，本发明的CNT-FET能够根据栅电极的位置而采用顶栅型(top-gate type)、侧栅型(side-gate type)、背栅型(back-gate type)的各个形态。也即是说，栅电 极既可以形成在半导体基板的两个面中的与形成源电极和漏电极一侧的面相同的面上，也 可以形成在与形成源电极和漏电极一侧的面相向的面上。[配线保护膜]本发明的CNT-FET也可以具有包覆(保护)源电极和漏电极的配线保护膜。配线 保护膜将源电极和漏电极的除了伸出配线的区域以外的区域包覆。配线保护膜的材料只要 是具有绝缘性的材料，则并无特别限定。配线保护膜的材料的例子包括氧化硅、氮化硅、氧 化铝、氧化铪、氧化锆和氧化钛。配线保护膜的厚度只要能够包覆源电极和漏电极，则并无 特别限定，但优选为50nm以上、IOOOnm以下。[等离子体CVD膜]本发明的CNT-FET也可以具有通过等离子体CVD法而形成的最终保护膜(等离子 体CVD膜)。通过形成最终保护膜，能够提高CNT-FET的耐湿性和机械强度。另外，通过使 用等离子体CVD法，能够在低温条件下迅速地形成紧密性良好的最终保护膜。最终保护膜 的材料只要是具有绝缘性的材料，则并无特别限定。最终保护膜的材料的例子包括氮化硅。 最终保护膜的厚度并无特别限定。[导电性膜]在本发明的CNT-FET具有等离子体CVD膜时，优选的是，本发明的CNT-FET在绝缘 保护膜与等离子体CVD膜之间、优选在配线保护膜与等离子体CVD膜之间具有导电性膜。这 是因为，如后所述，能够防止在形成等离子体CVD膜时的CNT的损伤。导电性膜的材料只要 为导电性物质(例如，金属)，则并无特别限定。导电性膜的例子包括招膜；娃化钨(WSi) 膜或硅化钼(MoSi)膜等的硅化物膜；硅单体膜；以及钛化钨(TiW)膜或氮化钛(TiN)膜等 的钛膜。导电性膜既可以形成为覆盖基板的配置CNT的面的整面(参照实施方式6)，也可 以形成为仅覆盖配置了 CNT的区域(参照实施方式7)。在导电性膜仅覆盖配置了 CNT的区 域时，导电性膜的端部优选由等离子体CVD膜覆盖。这是因为，能够防止导电性膜与端子接 触而流通不需要的电。导电性膜的厚度只要能够防止CNT的损伤，则并无特别限定，但优选 为IOnm以上、IOOOnm以下。
2.本发明的CNT-FET的制造方法本发明的CNT-FET的制造方法包括1)第1步骤，在半导体基板上形成绝缘膜；2) 第2步骤，在绝缘膜上配置CNT ；幻第3步骤，形成包覆CNT的绝缘保护膜；以及4)第4步 骤，形成源电极和漏电极。本发明的CNT-FET的制造方法的一个特征在于(1)在栅极绝缘膜上配置CNT后、 且形成源电极和漏电极前，形成包覆CNT的绝缘保护膜；以及⑵经由绝缘保护膜中形成的 接触孔而使源电极和漏电极分别电连接于CNT。“CNT的配置”和“栅电极的形成”等的步骤 可以适当地应用现有的技术来进行。[绝缘膜的形成]
首先，在第1步骤中，在半导体基板上形成绝缘膜(栅极绝缘膜)。如后所述，在 使用湿法蚀刻形成接触孔时使用含有氢氟酸(HF)的蚀刻液的情况下，绝缘膜优选在氧化 硅膜上层叠了氮化硅膜的双层结构。这是因为，氮化硅膜可以发挥作为湿法蚀刻的阻挡层 (stopper)的功能，防止绝缘膜和半导体基板被蚀刻。此时，氧化硅膜具有提高半导体基板 与氮化硅膜的粘接性的功能。[CNT 的配置]在第2步骤中，在所准备的基板的绝缘膜上配置作为通道的CNT。在基板上配置 CNT的方法并无特别限定，可以适当地使用一直以来众所周知的方法。例如，可以通过在基 板的绝缘膜上的任意位置形成多个用于成长CNT的催化剂层，并利用CVD法使CNT成长，从 而形成CNT以使催化剂层间连接。此时，通过形成催化剂层以使其位于源电极的形成预定 区域和漏电极的形成预定区域的正下方，可以将CNT配置在能够容易地连接源电极和漏电 极的位置。也可以使用后述的本发明的CNT的制造方法，在基板上配置CNT。[绝缘保护膜的形成]在第3步骤中，在基板上配置CNT后，利用绝缘保护膜包覆基板上的CNT。形成 绝缘保护膜的方法并无特别限定，但优选为CNT的热损伤和化学损伤较少的方法。这样 的方法的例子包括不使用等离子体且反应温度较低的催化剂CVD法或ALD (Atomic Layer Deposition，原子层沉积)法。在ALD法中，能够在成膜的过程中去除CNT上所吸附的水分 子，所以能够降低CNT-FET的迟滞特性。另外，在ALD法中，因为以一层一层的单原子层来 层叠绝缘保护膜，所以膜的均勻性和台阶覆盖性(step coverage)较高，能够形成绝缘保护 膜以使其不仅包裹CNT的上部侧面而且也包裹下部侧面。绝缘保护膜的材料只要具有绝缘性，则并无特别限定。绝缘保护膜的材料的例子 包括氧化硅、氮化硅、氧化铝、氧化铪、氧化锆和氧化钛。绝缘保护膜的厚度只要能够完全包 覆作为通道的CNT，则并无特别限定，但优选50nm以上、IOOOnm以下。如上所述，本发明的制造方法的一个特征在于在进入用于形成源电极和漏电极 的工序之前，利用绝缘保护膜包覆作为通道的CNT。因此，作为通道的CNT在之后的制造工 序中物理性和化学性地被保护。如后所述，在不形成配线保护膜和最终保护膜(等离子体 CVD膜)时，该绝缘保护膜也能够发挥作为最终的FET元件的保护膜的功能。[源电极和漏电极的形成]在第4步骤中，在绝缘保护膜上形成经由绝缘保护膜中形成的接触孔而与CNT电 连接的源电极和漏电极。该第4步骤大致分为1)形成接触孔的步骤；以及幻形成源电极 和漏电极的步骤。1)接触孔的形成在形成包覆CNT的绝缘保护膜后，在绝缘保护膜中形成与基板面大致垂直的方向 的接触孔，并使由绝缘保护膜包覆的CNT的一部分露出。由于该CNT的露出部为与源电极 的连接部以及与漏电极的连接部，所以形成至少两个接触孔(源电极用和漏电极用)。形 成接触孔的位置只要是可以将源电极或漏电极与CNT连接的位置，则并无特别限定，例如 在源电极的形成预定区域和漏电极的形成预定区域即可。用于将源电极连接于CNT的接触 孔、与用于将漏电极连接于CNT的接触孔的间隔并无特别限定，优选为ΙΟμπι以下。接触孔 的大小(直径)只要是可以将源电极和漏电极分别电连接于CNT的大小，则并无特别限定。
形成接触孔的方法并无特别限定，适当地使用湿法蚀刻或干法蚀刻等一直以来众 所周知的方法即可。例如，当使用湿法蚀刻在由氧化硅或氧化铪、氧化锆等形成的绝缘保护 膜中形成接触孔时，利用抗蚀剂膜遮蔽绝缘保护膜表面的除了接触孔的形成预定区域以外 的区域后，利用含有氢氟酸的蚀刻液进行蚀刻即可。此时，若基板的绝缘膜是在氧化硅膜上 层叠了氮化硅膜的双层结构，则氮化硅膜发挥作为湿法蚀刻的阻挡层的功能，所以能够防 止绝缘膜和半导体基板被蚀刻。通过以这样的方式进行湿法蚀刻，未由抗蚀剂膜遮蔽的区 域(接触孔的形成预定区域)的绝缘保护膜被去除，存在于该区域正下方的CNT的侧面露 出。另外，在使用干法蚀刻来形成接触孔时，也同样地利用抗蚀剂膜遮蔽绝缘保护膜表面的 除了接触孔的形成预定区域以外的区域后进行蚀刻即可。在进行了干法蚀刻时，不仅未由 抗蚀剂膜遮蔽的区域(接触孔的形成预定部位)的绝缘保护膜被去除，而且CNT也被去除， 所以在接触孔的侧面露出CNT的端面(截断面)。如上所述，若利用仅蚀刻绝缘保护膜的方法来形成接触孔，则CNT的侧面露出在 接触孔内，而若利用蚀刻绝缘保护膜和CNT的方法来形成接触孔，则CNT的端面(截断面) 露出在接触孔内。可以利用这一情况来控制源电极和漏电极与CNT的连接形式。也即是说， 若在CNT的侧面露出在接触孔内的状态下形成源电极和漏电极，则源电极和漏电极仅与作 为通道的CNT的侧面连接(侧面接触结构)。另外，若在CNT的端面露出在接触孔内的状 态下形成源电极和漏电极，则源电极和漏电极仅与作为通道的CNT的端面(截断面)连接 (端面接触结构)。2)源电极和漏电极的形成在绝缘保护膜中形成接触孔后，形成源电极和漏电极。此时，形成源电极和漏电 极，以使源电极和漏电极能够分别经由接触孔与CNT电连接。源电极和漏电极的材料的例 子包括金、钼、铬、钛、铝、钯、钼等的金属。源电极和漏电极也可以由两种以上的金属形成为 多层结构，例如也可以是在钛层上重叠了金层的电极。源电极和漏电极的形状以及电极间 的间隔并无特别限定，根据目的而适当设定即可。在绝缘保护膜的电极形成预定区域中形成源电极和漏电极的方法并无特别限定， 适当地使用一直以来众所周知的方法即可。例如，可以通过利用抗蚀剂膜遮蔽绝缘保护膜 的除了电极形成预定区域以外的区域，蒸镀金、钼、钛、铬、铝、钯、钼等的金属或多晶硅等的 半导体，并去除(剥离)抗蚀剂膜，从而在绝缘保护膜上形成源电极和漏电极。另外，也可 以通过在绝缘保护膜上蒸镀金、钼、钛、铬、铝、钯、钼等的金属或多晶硅等的半导体，并利用 抗蚀剂膜遮蔽电极形成预定区域后进行蚀刻，从而在绝缘保护膜上形成源电极和漏电极。[栅电极的配置]除了所述第1步骤 第4步骤以外，另外配置栅电极。配置栅电极的方法并无特 别限定，适当地使用一直以来众所周知的方法即可。例如，与源电极和漏电极同样地使用光 刻法(photolithography)蒸镀金属等即可。另外，在将另外准备的电极作为栅电极时，将 该电极配置在期望的位置即可。如上所述，包含第1步骤 第4步骤的本发明的制造方法中，在基板上形成源电极 和漏电极之前形成包覆CNT的绝缘保护膜，所以能够抑制在制造工序中的CNT的缺陷的形 成或抗蚀剂对CNT造成的污染。这样实现的洁净的CNT通道可以最大限度地发挥CNT的一 维性导电，与现有的CNT-FET相比表现出优异的FET特性。另外，由于这样制造的本发明的CNT-FET利用绝缘保护膜而保护CNT上不吸附水分子等，所以能够降低迟滞特性。也即是 说，根据本发明的制造方法，即使不使用特别的装置，也能够再现性良好地制造稳定表现出 优异的导电特性的本发明的CNT-FET。在后述的实施方式1 实施方式5中，表示通过所述第1步骤 第4步骤制造本 发明的CNT-FET (不具有导电性膜和等离子体CVD膜)的例子。本发明的CNT-FET的制造方法也可以除了包括所述第1步骤 第4步骤以外，还 包括以下步骤5)第5步骤，形成保护源电极和漏电极的配线保护膜；6)第6步骤，在配线 保护膜上形成导电性膜；以及7)第7步骤，在导电性膜上形成等离子体CVD膜。[配线保护膜的形成]在第5步骤中，利用配线保护膜包覆源电极和漏电极。通过形成配线保护膜，能够 保护源电极和漏电极，并且能够防止源电极或漏电极与导电性膜接触。形成配线保护膜的 方法并无特别限定，但优选为CNT的热损伤和化学损伤较少的方法。这样的方法的例子包 括上述的催化剂CVD法或ALD法。配线保护膜的材料只要是具有绝缘性的材料，则并无特别限定。配线保护膜的材 料的例子包括氧化硅、氮化硅、氧化铝、氧化铪、氧化锆和氧化钛。配线保护膜的厚度只要能 够完全包覆(保护)作为通道的CNT，则并无特别限定，但优选为50nm以上、IOOOnm以下。[导电性膜的形成]在第6步骤中，在形成配线保护膜后，在配线保护膜上形成导电性膜。如下说明那 样，通过利用等离子体CVD法形成最终保护膜，能够提高CNT-FET的耐湿性和机械强度。然 而，即使在CNT由绝缘保护膜保护的情况下，利用等离子体CVD法而形成最终保护膜时，也 有可能由于等离子体和电子的能量较高而使CNT受到损伤。特别是CNT-FET中，若CNT损 伤，则有可能作为FET的性能下降，还有可能FET变得无法动作。
针对于此，本发明人发现，通过在第7步骤中形成等离子体CVD膜之前形成导电性 膜来保护CNT，能够防止在形成等离子体CVD膜时CNT受到等离子体造成的损伤。由此得 知，导电性膜发挥用于保护CNT不受等离子体造成的损伤的保护膜的功能。形成导电性膜 的方法并无特别限定。形成导电性膜的方法的例子包括溅射法。导电性膜的材料只要为导电性物质(例如，金属)，则并无特别限定。导电性膜的 例子包括铝膜；硅化钨(WSi)膜或硅化钼(MoSi)膜等的硅化物膜；硅单体膜；以及钛化钨 (Tiff)膜或氮化钛(TiN)膜等的钛膜。导电性膜既可以形成为覆盖基板的配置CNT的面的 整面，也可以形成为仅覆盖配置了 CNT的区域。导电性膜的厚度只要能够防止CNT的损伤， 则并无特别限定，但优选为IOnm以上、IOOOnm以下。[等离子体CVD膜的形成]在第7步骤中，在形成导电性膜后，在配线保护膜和导电性膜上利用等离子体CVD 法形成最终保护膜(等离子体CVD膜)。通过形成最终保护膜，能够提高CNT-FET的耐湿性 和机械强度。另外，通过使用等离子体CVD法，能够在低温条件下迅速地形成紧密性良好的 最终保护膜。最终保护膜的材料只要是具有绝缘性的材料，则并无特别限定。最终保护膜的材 料的例子包括氧化硅、氮化硅、氧化铝、氧化铪、氧化锆和氧化钛。最终保护膜的厚度并无特 别限定。
如上所述，包括第1步骤 第7步骤的本发明的制造方法由于形成配线保护膜和 最终保护膜(等离子体CVD膜)，因此除了上述的效果以外，还能够提高CNT-FET的耐湿性 和机械强度。另外，包括第1步骤 第7步骤的本发明的制造方法由于在利用等离子体CVD 法形成最终保护膜之前形成导电性膜，因此能够不损伤CNT而在低温条件下迅速地形成紧 密性良好的最终保护膜。在后述的实施方式6和实施方式7中，表示利用所述第1步骤 第7步骤来制造 本发明的CNT-FET的例子。为了在工业上大量地制造本发明的CNT-FET，例如，如下进行即可。首先，准备能够制作多个本发明的CNT-FET的大小的、具有绝缘膜的半导体基 板。该半导体基板优选的是大致为圆形，且具有定向平面(orientation flat)或凹口 (notch) 0以下，假设准备了具有定向平面或凹口的大致圆形的半导体基板而进行说明。接着，将所准备的半导体基板划分为格子状，形成用于形成本发明的CNT-FET的 区域。由此，由一个基板形成数量与所形成的区域的数量相同的CNT-FET。接着，在划分为格子状的各个区域中，在基板的绝缘膜上形成至少两个用于成长 CNT的催化剂层。形成催化剂层的位置并无特别限定，优选形成为从基板上面观察，该催化 剂层位于源电极的形成预定区域和漏电极的形成预定区域内。这样，能够将CNT形成在能 够将源电极与漏电极容易地连接的位置。另外，各个区域中形成催化剂层的位置(也就是 说，源电极的形成预定区域和漏电极的形成预定区域的位置)优选为相同的位置。这是因 为，这样可以使基板的定向平面或凹口的位置与各个区域中的催化剂(各个电极的形成预 定区域)的位置(也就是说，作为通道的CNT的方向)的关系一致。接着，将形成了催化剂层的基板放入到CVD炉中，利用化学气相成长法在基板的 各个区域中成长CNT以使催化剂层间连接。在将多个基板设置在CVD炉中时，能够将基板 的定向平面或凹口作为标记，使各个基板的朝向一致而设置。之后，与上述的方法同样地在各个区域中形成绝缘保护膜，形成接触孔，形成源电 极和漏电极，形成栅电极，切分各个元件，由此能够在工业上大量制造本发明的CNT-FET。作 为切分(分离(singulation))各个元件的定时，通常在以基板为单位确认各个元件的电特 性后进行，但不限定于此。这样，能够使用通常市售的半导体基板在工业上大量制造本发明的CNT-FET。另外，至此为止，说明了具有半导体基板的CNT-FET和其制造方法，但本发明不 限定于此。例如，即使在将本发明适用于具有CNT作为通道的薄膜晶体管(Thin Film Transistor ；TFT)时，也能够获得同样的效果。以下，参照
本发明的FET的实施方式，但本发明不限定于这些实施方式。 在实施方式1 实施方式5中，表示不具有导电性膜和等离子体CVD膜的本发明的CNT-FET 的例子，在实施方式6和实施方式7中，表示具有导电性膜和等离子体CVD膜的本发明的 CNT-FET的例子。(实施方式1)实施方式1表示在半导体基板的两面上具有绝缘膜(栅极绝缘膜)的背栅型的 CNT-FET的例子。图2是表示本发明的实施方式1的CNT-FET的结构的剖面图。在图2中，14CNT-FET200具有半导体基板110、CNT120、绝缘保护膜130、源电极140、漏电极150、催化 剂层210和栅电极220。半导体基板110是其两面由绝缘膜112包覆的、由半导体形成的基板。绝缘膜112 可以是多层结构，例如可以是在氧化硅膜上层叠了氮化硅膜的双层结构。CNT120配置在半导体基板110的绝缘膜112上。CNT120与源电极140和漏电极 150电连接，发挥作为CNT-FET200的通道的功能。如后所述，CNT120是利用化学气相成长 法而形成的，所以CNT120与催化剂层210接触。源电极140和漏电极150之间既可以如图 2所示那样地通过一个CNT120连接，也可以通过多个CNT连接。绝缘保护膜130是包覆CNT120的绝缘膜。在本实施方式中，绝缘保护膜130不仅 包覆CNT120而且大面积地包覆半导体基板110的配置了 CNT120的面，也包覆配置在同一 面上的催化剂层210。另外，在绝缘保护膜130中，在源电极140和漏电极150的正下方且 配置了 CNT120的区域中，形成了用于将源电极140和漏电极150与CNT120电连接的接触 孔。源电极140和漏电极150分别配置在绝缘保护膜130上，并经由绝缘保护膜130 中形成的接触孔而分别与CNT120电连接。源电极140和漏电极150既可以如图2所示那 样地与CNT120的侧面连接(侧面接触结构)，也可以与端面连接(端面接触结构)。栅电极220配置在半导体基板110的与配置了 CNT120的面(图2中为朝上的面) 相向的面(图2中为朝下的面)的绝缘膜112上。通过该栅电极220、绝缘膜(栅极绝缘 膜)112和半导体基板110，形成金属-绝缘体-半导体(Metal-Insulator-Semiconductor， MIS)结构。通过对栅电极220施加电压，能够控制在源电极140与漏电极150之间流通的 电流(源极-漏极电流)。如上所述，实施方式1的CNT-FET200利用绝缘保护膜130保护CNT120上不吸附 水分子等，因此能够降低迟滞特性。接着，参照图3的流程图和图4的剖面图，说明本实施方式的制造CNT-FET200的方法。首先，在步骤SllOO中，准备经过镜面研磨的硅基板等的半导体基板110。接着，在步骤S1200中，在所准备的半导体基板110的两面上形成绝缘膜112。例 如，在大气环境中加热经过镜面研磨的硅基板，在硅基板(半导体基板110)的两面上形成 氧化硅膜(绝缘膜112a)后，利用低压CVD法在氧化硅膜上形成氮化硅膜(绝缘膜112b) 即可。图4A是表示在两面上形成氧化硅膜11 后的半导体基板(硅基板)110的示意图。 图4B是表示在氧化硅膜11 上进一步形成氮化硅膜112b后的半导体基板(硅基板)110 的示意图。这样，绝缘膜112也可以是在氧化硅膜11 上层叠了氮化硅膜112b的双层结 构。接着，在步骤S1300中，在基板110的绝缘膜112上形成用于成长作为通道的 CNT120的催化剂层210。形成催化剂层210的位置只要是能够使CNT120成长为最终可将 源电极140与漏电极150连接的位置，则并无特别限定，例如在形成源电极140的区域内 和形成漏电极150的区域内即可。例如，能够通过使用溅射法在绝缘膜112上依次形成硅 薄膜、铝薄膜、铁薄膜和钼薄膜后进行蚀刻，从而形成催化剂层210。图4C是表示在绝缘膜 112(氮化硅膜112b)上形成两个催化剂层210后的情形的示意图。
接着，在步骤S1400中，从催化剂层210成长CNT120。成长CNT120的方法并无特 别限定，例如使用低压CVD法即可。此时，优选的是由一个或多个CNT120使催化剂层210 间交联。图4D是表示从催化剂层210成长CNT120后的情形的示意图。接着，在步骤S1500中，形成绝缘保护膜130以使其包覆所成长的CNT120。例如， 在利用催化剂CVD法成长了 CNT120的半导体基板110上形成由氧化硅形成的绝缘保护膜 130即可。图4E是表示在半导体基板110的配置了 CNT120的面的整面上形成绝缘保护膜 130后的情形的示意图。接着，在步骤S1600中，在绝缘保护膜130的源电极的形成预定区域和漏电极的形 成预定区域中形成接触孔132，使CNT120的一部分露出。例如，在利用抗蚀剂膜遮蔽由氧 化硅形成的绝缘保护膜130表面的除了接触孔132的形成预定区域以外的区域后，利用含 有氢氟酸的蚀刻液进行湿法蚀刻即可。此时，若基板的绝缘膜112是在氧化硅膜11 上层 叠了氮化硅膜112b的双层结构，则氮化硅膜112b发挥作为湿法蚀刻的阻挡层的功能，所 以能够防止半导体基板110被蚀刻。通过以这样的方式进行湿法蚀刻，未由抗蚀剂膜遮蔽 的区域(接触孔132的形成预定区域)的绝缘保护膜130被去除，存在于该区域正下方的 CNT120的侧面露出。图4F是表示在绝缘保护膜130的源电极140的形成预定区域和漏电 极150的形成预定区域中形成接触孔132后的情形的示意图。接着，在步骤S1700中，以经由接触孔132而分别与CNT120电连接的方式，在绝缘 保护膜130上形成源电极140和漏电极150。例如，能够通过使用溅射法在绝缘保护膜130 上形成铝薄膜后进行蚀刻，从而形成源电极140和漏电极150。图4G是表示形成源电极140 和漏电极150后的情形的示意图。在该例子中，在CNT120的侧面露出的状态(参照图4F) 下形成源电极140和漏电极150，因此源电极140和漏电极150仅与作为通道的CNT120的 侧面连接(侧面接触结构)。最后，在步骤S1800中，在半导体基板110的未配置CNT120的面的绝缘膜112上形 成栅电极220。例如，能够通过使用溅射法在绝缘膜112(氮化硅膜112b)上形成铝薄膜后进 行蚀刻，从而形成栅电极220。图4H是表示形成栅电极220后的实施方式1的CNT-FET200 的示意图。如上所述，在实施方式1的制造方法中，在进入用于形成源电极140和漏电极150 的步骤(S1700)之前，形成包覆作为通道的CNT120的保护膜130，所以能够在形成源电极 140和漏电极150的步骤中物理地并且化学地保护CNT120。作为结果，实施方式1的制造 方法能够制造具有最大限度地发挥了 CNT的一维性导电的、洁净CNT通道的CNT-FET。(实施方式2)实施方式2表示还具有配线保护膜的背栅型的CNT-FET的例子。图5是表示本发明的实施方式2的CNT-FET的结构的剖面图。在图5中， CNT-FET300具有半导体基板110、CNT120、绝缘保护膜130、源电极140、漏电极150、催化 剂层210、栅电极220、以及配线保护膜160。对与实施方式1的CNT-FET相同的结构要素附 加相同的标号，并省略重复部分的说明。配线保护膜160是将绝缘保护膜130以及源电极140和漏电极150的一部分包覆 的绝缘膜。形成配线保护膜160的方法并无特别限定，例如在制作实施方式1的CNT-FET 后，在绝缘保护膜130以及源电极140和漏电极150上形成绝缘膜，并以源电极140和漏电极150的一部分露出的方式进行蚀刻即可。实施方式2的CNT-FET具有也可以发挥作为密封膜的功能的配线保护膜160，因此 除了实施方式1的效果以外，还能够使特性更加稳定。(实施方式3)在实施方式1和实施方式2中，表示了在半导体基板的两面上具有绝缘膜(栅极 绝缘膜)的背栅型的CNT-FET的例子，但在实施方式3中，表示仅在半导体基板的单面上具 有绝缘膜(栅极绝缘膜)的背栅型的CNT-FET的例子。图6是表示本发明的实施方式3的CNT-FET的结构的剖面图。在图6中， CNT-FET400具有半导体基板110、CNT120、绝缘保护膜130、源电极140、漏电极150和催化 剂层210。对与实施方式1的CNT-FET相同的结构要素附加相同的标号，并省略重复部分的 说明。半导体基板110是仅配置了 CNT120的面(图6中为朝上的面)被绝缘膜(栅极 绝缘膜)112包覆的、由半导体形成的基板。绝缘膜112可以是多层结构，例如可以是在氧 化硅膜上层叠了氮化硅膜的双层结构。由于未配置CNT120的面(图6中为朝下的面)未 由绝缘膜包覆，所以实施方式3的CNT-FET400中，半导体基板110的半导体的部分直接发 挥栅电极的作用。以绝缘膜112仅包覆半导体基板110的单面的方法并无特别限定，但例 如将形成在半导体基板110的两面上的绝缘膜中的一方去除即可。如上所述，实施方式3的CNT-FET能够使半导体基板110的由半导体形成的部分 直接发挥栅电极的作用，所以除了实施方式1的效果以外，还能够高效率地施加栅极电压。(实施方式4)在实施方式1 实施方式3中，表示了背栅型的CNT-FET的例子，但在实施方式4 中，表示侧栅型的CNT-FET的例子。图7是表示本发明的实施方式4的CNT-FET的结构的剖面图。在图7A和图7B中， CNT-FET500a和500b具有半导体基板110、CNT120、绝缘保护膜134、源电极140、漏电极 150、催化剂层210和栅电极510。对与实施方式1的CNT-FET相同的结构要素附加相同的 标号，并省略重复部分的说明。绝缘保护膜134是与实施方式1 实施方式3的CNT-FET的绝缘保护膜同样地包 覆CNT120的绝缘膜，但该绝缘保护膜134中不仅形成了源电极140和漏电极150用的接触 孔，也形成了栅电极510用的接触孔。栅电极510配置在绝缘保护膜134上，经由绝缘保护膜134中形成的接触孔而连 接于半导体基板110。栅电极510既可以如图7A所示那样地形成为与半导体基板110的 绝缘膜(栅极绝缘膜)112连接，也可以如图7B所示那样地形成为与半导体基板110的由 半导体形成的部分连接。通过对该栅电极510施加电压，能够控制在源电极140与漏电极 150之间流通的电流。本实施方式的CNT-FET500a和500b能够按照与实施方式1的CNT-FET200大致相 同的顺序来制造。也即是说，在绝缘保护膜134中形成接触孔时(参照图3的步骤S1600)， 不仅形成源电极和漏电极用的接触孔，也形成栅电极用的接触孔，并在形成栅电极510时 (参照图3的步骤S1800)，在栅电极用的接触孔的上部形成栅电极510即可。如上所述，实施方式4的CNT_FET500a和500b与实施方式1的CNT-FET同样，利用绝缘保护膜134保护CNT120上不吸附水分子等，所以能够降低迟滞特性。另外，由于本实施方式的CNT_FET500a和500b不将半导体基板的背面用作电极， 所以能够不用担心半导体基板的背面的状态而进行制造。在背栅型的CNT-FET中，使用半 导体基板的背面作为电极，所以若将半导体基板载置在平台(stage)等上进行加工时损伤 或污染了半导体基板的背面(与平台接触的面)的绝缘膜(栅极绝缘膜)，则有可能成品率 下降。另一方面，在实施方式4的侧栅型的CNT-FET中，半导体基板的背面仅发挥作为支撑 基板的功能，所以即使损伤或污染了半导体基板的背面，成品率也不下降。(实施方式5)在实施方式5中，表示在半导体基板内具有扩散层的侧栅型的CNT-FET的例子。图8是表示本发明的实施方式5的CNT-FET的结构的剖面图。在图8中， CNT-FET600具有半导体基板610、CNT120、保护膜134、源电极140、漏电极150、催化剂层 210和栅电极510。对与实施方式4的CNT-FET相同的结构要素附加相同的标号，并省略重 复部分的说明。CNT120表示η型半导体特性，发挥作为CNT-FET600的η型通道的功能。制作表示 η型半导体特性的通道的方法并无特别限定，例如使绝缘保护膜134为氮化硅膜即可(例 如，参照日本专利特开2006-222279号公报)。半导体基板610是由η型半导体形成的基板，并在其表面上具有绝缘膜(栅极绝 缘膜)112。另外，半导体基板610在配置了 CNT120—侧的区域中具有ρ型扩散层620。作 为具有P型扩散层的半导体基板的制作方法，适当地使用离子注入法等一直以来众所周知 的方法即可。另外，在本实施方式中，表示了具有含有ρ型扩散层的η型半导体基板和η型通道 的结构例，但即使构成为具有含有η型扩散层的ρ型半导体基板和ρ型通道时，也能够获得 同样的效果。实施方式5的CNT-FET600在CNT的正下方具有扩散层，所以除了实施方式4的效 果以外，还能够提高CNT的灵敏度。例如，当在栅电极上固定抗体而使用CNT-FET作为生物 传感器时，本实施方式的CNT-FET由于CNT的灵敏度(对于栅电极上产生的抗原抗体反应 (antigen-antibody reaction)的电流变化率)较高，所以能够高灵敏度地检测抗原(被检 测物质)。另外，本实施方式的CNT-FET600也可以通过调整扩散层的杂质浓度而调整CNT 的灵敏度特性。(实施方式6)实施方式6表示还具有配线保护膜、导电性膜及等离子体CVD膜的背栅型CNT-FET 的例子。图9是表示本发明的实施方式6的CNT-FET的结构的剖面图。图9中，CNT-FET700 具有半导体基板110、CNT120、绝缘保护膜130、源电极140、漏电极150、催化剂层210、栅电 极220、配线保护膜160、导电性膜170及等离子体CVD膜180。对与实施方式1的CNT-FET 相同的结构要素附加相同的标号，并省略重复部分的说明。配线保护膜160是将绝缘保护膜130以及源电极140和漏电极150的一部分包覆 的绝缘膜。本实施方式中，配线保护膜160形成为将绝缘保护膜130、以及源电极及漏电极 的除了伸出配线的区域以外的区域包覆。配线保护膜160例如是由氧化硅或氮化硅等绝缘体形成的膜。配线保护膜160的厚度例如为50nm以上、IOOOnm以下。导电性膜170是形成在配线保护膜160与等离子体CVD膜180之间的金属膜。本 实施方式中，导电性膜170形成为包覆配线保护膜160的整个面。导电性膜170例如是由 铝或钛等金属形成的膜。导电性膜170的厚度例如为IOnm以上、IOOOnm以下。等离子体CVD膜180是利用等离子体CVD法在导电性膜170上形成的绝缘膜。本 实施方式中，等离子体CVD膜180形成为包覆导电性膜170(配线保护膜160)的整个面。 等离子体CVD膜180例如是由氮化硅等形成的膜。等离子体CVD膜180的厚度并无特别限 定。根据本实施方式，通过设置导电性膜170，可以预防形成等离子体CVD膜180时绝 缘保护膜130无法充分防止的CNT损伤。特别是CNT容易受到等离子体的损伤，如果用作 通道的CNT受到损伤，则CNT-FET的性能也大幅度地劣化。导电性膜170也可以获得防止 CNT以外的构成要素损伤等效果，特别是对于CNT-FET来说可以获得非常大的效果。因此， 根据本实施方式，可以提高利用等离子体CVD法大量生产CNT-FET时的成品率。接着，参照图10的流程图和图11的剖面图，说明本实施方式的制造CNT-FET200 的方法。首先，在步骤S2100中，准备经过镜面研磨的硅基板等的半导体基板110。接着，在步骤S2200中，在所准备的半导体基板110的两面上形成绝缘膜(栅极绝 缘膜)112。例如利用热氧化处理在硅基板(半导体基板110)的两面上形成氧化硅膜(绝 缘膜11 即可。图IlA是表示在两面上形成绝缘膜(氧化硅膜)112后的半导体基板(硅 基板)110的示意图。然后，在步骤S2300中，在绝缘膜112上的预定位置上形成用来成长成为通道的 CNT120的由金属形成的催化剂层210。例如可以通过以下操作而形成催化剂层210 1)在 绝缘膜112的整个面上形成硅膜；幻用氟化氢等将形成催化剂层210的位置的硅去除；3) 在去除了硅的区域中气相蒸镀铝、铁、钼等；以及4)去除周围的硅。图IlB是表示在绝缘膜 112上形成两个催化剂层210后的状态的示意图。接着，在步骤S2400中，从催化剂层210成长CNT120。成长CNT120的方法并无特 别限定，例如使用低压CVD法即可。图IlC是表示从催化剂层210成长CNT120后的情形的示意图。接着，在步骤S2500中，形成绝缘保护膜130以使其包覆所成长的CNT120。例如利 用CVD法来形成由氧化硅或氮化硅形成的绝缘保护膜130即可。图IlD是表示在半导体基 板110的配置了 CNT120的面的整面上形成绝缘保护膜130后的情形的示意图。接着，在步骤S2600中，在绝缘保护膜130的源电极的形成预定区域和漏电极的形 成预定区域中形成接触孔132，使CNT120的一部分露出。例如，在利用抗蚀剂膜遮蔽绝缘保 护膜130表面的除了接触孔132的形成预定区域以外的区域后，利用含有氢氟酸的蚀刻液 进行湿法蚀刻即可。通过以这样的方式进行湿法蚀刻，未由抗蚀剂膜遮蔽的区域(接触孔 132的形成预定区域)的绝缘保护膜130被去除，存在于该区域正下方的CNT120的侧面露 出。图IlE是表示在绝缘保护膜130的源电极140的形成预定区域和漏电极150的形成预 定区域中形成接触孔132后的情形的示意图。接着，在步骤S2700中，以经由接触孔132而分别与CNT120电连接的方式，在绝缘19保护膜130上形成源电极140和漏电极150。例如，能够通过使用溅射法在绝缘保护膜130 上形成铝薄膜后进行光蚀刻，从而形成源电极140和漏电极150。图IlF是表示形成源电极 140和漏电极150后的情形的示意图。继而，在步骤S2800中，依次形成配线保护膜160、导电性膜170及等离子体CVD膜 180。例如1)使用CVD法，在源电极140及漏电极150上形成由氧化硅或氮化硅等绝缘体形 成的配线保护膜160，2)使用溅射法，在配线保护膜160上形成由铝或钛等金属形成的导电 性膜170，幻使用等离子体CVD法，形成由氮化硅形成的等离子体CVD膜，以及4)利用光蚀 刻，使源电极140及漏电极150的一部分(用来提取端子的区域)露出即可。图IlG是表 示在半导体基板110的配置了 CNT120的面的整个面上形成配线保护膜160、导电性膜170 及等离子体CVD膜180后的状态的示意图。图IlH是表示使源电极140及漏电极150的一 部分(用来提取端子的区域)露出后的状态的示意图。最后，在步骤S2900中，在半导体基板110的未配置CNT120的面的绝缘膜112上 形成栅电极220。图IlI是表示形成栅电极220后的实施方式6的CNT-FET700的示意图。图12及图13是表示CNT-FET的栅极电压与源极-漏极电流的关系的图。图12A 是表示在不形成导电性膜的情况下形成等离子体CVD膜的CNT-FET的特性的图，图12B及 图13是表示形成导电性膜后形成等离子体CVD膜的CNT-FET(本实施方式的CNT-FET)的 特性的图。根据图12A的图得知，即使在CNT120由绝缘保护膜130保护的情况下，形成等离 子体CVD膜180时CNT也损伤，即便使栅极电压变化，也无法控制源极-漏极电流。另一方 面，根据图12B及图13的图得知，通过预先形成导电性膜170，在形成等离子体CVD膜180后 也可以通过使栅极电压变化而控制源极-漏极电流。即得知，通过预先形成导电性膜170， 可以防止CNT损伤。如上所述，实施方式6的制造方法在利用等离子体CVD法形成最终保护膜(等离 子体CVD膜180)之前，形成保护成为通道的CNT120的导电性膜170，因此可以在形成等离 子体CVD膜180的步骤中保护CNT120。作为结果，实施方式6的制造方法能够制造具有最 大限度地发挥了 CNT的一维性导电的CNT通道的CNT-FET。(实施方式7)实施方式7表示仅在配置了 CNT的区域上具有导电性膜的背栅型CNT-FET的例 子。图14是表示本发明的实施方式7的CNT-FET的结构的剖面图。图14中， CNT-FET800具有半导体基板110、CNT120、绝缘保护膜130、源电极140、漏电极150、催化剂 层210、栅电极220、配线保护膜160、导电性膜810及等离子体CVD膜180。对与实施方式 6的CNT-FET相同的结构要素附加相同的标号，并省略重复部分的说明。本实施方式中，导电性膜810并不包覆配线保护膜160的整个面，而是形成在覆盖 配置了 CNT120的区域的区域中。而且，导电性膜810的端部由等离子体CVD膜180完全包 覆。这样，可以防止导电性膜810与端子接触而流通不需要的电。仅在特定区域中形成导电性膜810的方法并无特别限定。例如像图15所示那样， 1)利用溅射法在配线保护膜160的整个面上形成导电性膜810 (参考图15A)，以及2)利用 光蚀刻将除了配置了 CNT120的区域以外的区域的导电性膜810去除即可(参考图15B)。
3.本发明的CNT的制造方法如上所述，制造本发明的CNT-FET时，也可以在基板上成长CNT。CNT的制造方法大致分为电弧放电(arc discharge)法、激光蒸镀法及CVD法 的三种。这些方法中，利用CVD法制造CNT的方法是在过渡金属催化剂的存在下，使作为 原料的含有碳原子的气体反应而成长CNT。过渡金属催化剂也可以配置在基板等上。例 如已知将醇气体作为原料的、利用CVD法制造CNT的方法(Chemical Physics Letters, Vol. 360，p. 229-234 ;J. Phys. Chem. B, Vol. 108，p. 16451-16456 ；表面科学，Vol. 25，No. 6， p.318-32Q。任一文献中，均是将配置了金属催化剂(铁系)的基板放入到石英管内， 对石英管内进行减压，并加热到约600°C 900°C，向石英管内导入醇，从而在基板上成 长CNT。另一方面，报告了在晶片上气相成长CNT而制作CNT阵列的技术(日本专利特开 2007-161576 号公报)。一般认为，CVD法由于原料为气体，因此通常适合于大量生产。如果将常温下为液 体的物质的气体作为原料，则更容易应用于工业生产。但是，现有的利用CVD法的CNT的制 造只是研究室水平的规模的制造，难以应用于工业规模。因此，说明能够以工业规模制造高 质量的CNT的本发明的CNT的制造方法。本发明的CNT的制造方法当然可以在制造本发明 的CNT-FET时使用。本发明的CNT的制造方法的特征在于在其平面上配置了催化剂的基板上，使用 低压CVD装置来气相成长CNT。也即是说，本发明的CNT是形成在配置了用来气相成长CNT 的催化剂的基板上。基板的种类并无特别限定，当应用半导体制造工序中使用的低压CVD装置时，优 选半导体晶片。所谓半导体晶片，是指使半导体物质结晶成长为直径约120mm 200mm左 右的圆柱状，将所得的晶锭(ingot)切成约0. 5mm 1. 5mm的薄片而制作的大致圆形的圆 盘。半导体物质的例子包括硅等。在基板的平面上，配置用来由含有碳原子的原料气体气相成长CNT的催化剂。催 化剂的种类并无特别限定，为铁、钴、镍或它们的合金的粒子即可。催化剂利用溅射法在基 板上图案化而配置即可。另外，也可以将基板的平面划分成格子状而分为多个区域。而且，通过在多个区域 中分别设置催化剂，可以由一个基板获得多个CNT元件(device) (CNT-FET等)的芯片。本发明的基板优选的是与普通的半导体晶片同样地具有定向平面(orientation flat)或凹口(notch)。根据定向平面或凹口，可以得知半导体结晶的方位。用来气相成长CNT的原料气体只要是含有碳原子的气体则并无特别限定。这种气 体的例子包括甲烷、乙烷、丙烷等饱和烃气体，乙烯或乙炔等不饱和烃气体。其中，原料气体 优选的是在常温(约25°C )下为液体，且在0. ITorr 0. 6Torr下为气体的物质。其原因 在于，如果在常温下为液体，则可以容易地获取高纯度的原料，安全性也较高。优选的原料 气体的例子包括乙醇。如下所述，在向配置形成了催化剂的基板的处理室中导入CNT的原料气体之前， 导入还原性气体。还原性气体可以使形成在基板的平面上的催化剂活化。还原性气体的例 子包括氢气。另外，也可以与还原性气体一起导入惰性气体。这是因为，稀释还原性气体。 惰性气体的例子包括氮气或氩气等。
本发明的CNT的制造方法可以使用半导体制造工序中通用的低压CVD装置来进 行。低压CVD装置大致分为批次式(batch type)(参考图16及图17)和单片式(参考图 18)。批次式根据腔室(chamber)的配置形态而可以分类为卧式(参考图16)和立式(参 考图17)。批次式的低压CVD装置具有腔室。腔室通常是由石英形成的管状构件。在腔室的 内部，配置了用来处理基板(包括在基板上形成CNT)的处理室。批次式的低压CVD装置的 腔室可以横置(管的轴方向为水平方向)，也可以竖置(管的轴方向为铅垂方向)。批次式的低压CVD装置具有气体导入机构，用来对腔室的处理室导入气体。导入 到处理室中的气体除了 CNT的原料气体以外，还有还原性气体或惰性气体等。原料气体为 乙醇等。另外，批次式的低压CVD装置具有排气机构，用来排出腔室的处理室内的气体。 通过排出气体可以对处理室减压，例如可以设定为0. ITorr 0. 6Torr。通过减压到 0. ITorr 0. 6Τοπ·，更可靠地排出腔室内的大气(氧气或大气中的其他杂质)，可以排除外 部气体的主要因素而在更高的洁净状态下制造CNT。另一方面，如果减压不充分(例如为5 IOTorr)，则有时气相成长时原料气体 (乙醇等)的挥发量变高，由此CNT的交联率过度上升。可以想到如果这样则包含金属性 CNT的多个CNT交联，作为目标的用一个SWCNT (Single-WalledCarbon Nanotube，单壁碳纳 米管)进行交联的CNT-FET的成品率下降的可能性较高。优选的是在批次式的低压CVD装置的腔室周围设置加热器(heater)。可以利用加 热器来调整配置在处理室中的基板的温度。导入CNT的原料气体时的、处理室内的基板温 度优选为700°C以上、900°C以下。这是因为，高效率地形成CNT。另外，将搬入了基板的处 理室减压到低于大气压的压力。使用批次式的低压CVD装置时，将装载多个基板的夹具(jig)搬入到处理室中。夹 具上配置的多个基板优选的是相互分开，且将配置了催化剂的基板表面配置为相互平行。 更具体来说，基板彼此优选存在约6mm的间隔。另外，装载在夹具上的多个基板优选的是以其平面与腔室的管的轴方向正交的方 式配置在处理室中。也即是说，由于批次式卧式低压CVD装置的腔室的管的轴为水平，因此 基板平面优选配置在铅垂方向上。另一方面，由于批次式立式低压CVD装置的腔室的管的 轴为铅垂，因此基板平面优选配置在水平方向上。另一方面，单片式的低压CVD装置的腔室也可以与批次式同样地为管状，其形状 并无特别限定。腔室的内部具有用来对基板实施处理的处理室，将基板一个一个地搬入到 该处理室中。优选的是在处理室中的配置基板的部位设有用来调整基板的温度的加热器。单片式的低压CVD装置的腔室与批次式的低压CVD装置同样地具有用来向处理室 中导入气体的气体导入机构、及排出处理室内的气体的排气机构。单片式的低压CVD装置的腔室具有装载了多个基板的夹具。将夹具上配置的多个 基板一个一个地搬入到腔室内的处理室中。在夹具和腔室之间也可以设置预备室。预备室 与处理室隔着可开闭的隔板而相邻。当存在预备室时，首先将基板一个一个地搬入到预备 室中，然后再将该基板搬入到处理室中。当基板搬入到预备室中时，将预备室调整为低于大 气压的气压，然后将预备室的基板搬入到经减压的处理室中。22
以下，参考附图对本发明的CNT的制造方法进行说明。1.利用使用批次式卧式低压CVD装置的CVD法制造CNT图16中示出了批次式低压CVD装置，且该装置是将构成腔室1的石英管1_1横置 的装置(使腔室的石英管1-1的轴为水平)。在石英管1-1内部的处理室1-2中配置多个 基板6。在腔室1的周围配置了加热器2。腔室1与向处理室1-2中导入气体的气体导入机构3连接。气体导入机构3具 有作为与腔室1的连接口的气体导入口 3-1，以及和气体导入口 3-1连通的1)原料气体 (图中为乙醇)供给源3-2、2)还原性气体(图中为氢气)供给源3-3、3)惰性气体(图中 为氮气)供给源3-4、及4)载气供给源3-5。所谓载气，是指和原料气体一起被导入到处理 室1-2中的气体。气体导入机构3的气体流路中，适当地设置质量流量控制器MFCl 3、过 滤器F、气体流量计MFM、减压阀R、气体传感器G等。腔室1与排出处理室1-2的气体的排气机构4连接。排气机构4具有作为与腔室 1的连接口的排气口 4-1、主阀M、压力控制器(Auto Pressure Controller)APC、涡轮分子 泵TMP、扩散泵DP。在腔室1中，设置了向处理室1-2中搬入基板6，或者将处理室1-2内的基板6搬 出的基板搬入搬出机构5。基板搬入搬出机构5具有作为对腔室1的出入口的基板搬入口 5-1、装载多个基板6的舟皿(boat)(夹具)5-2、向处理室1_2内搬入或自处理室1_2中搬 出舟皿5-2的叉架(fork) 5-3。也即是说，在处理室1_2中仅配置装载了基板6的舟皿5_2， 进行基板6的处理(形成CNT等)。图19是表示使用图16所示的低压CVD装置的CNT的制造工序与基板的温度的关 系的图。首先，将装载基板6的舟皿5-2搬入到处理室1-2中，降低搬入了基板6的处理室 1-2内部的气压(步骤1)。步骤1中，基板的温度设定为催化剂不容易被氧化的温度以下 (约500°C以下)即可，并不需要一定为室温。减压后的处理室内的气压优选在0. ITorr 0. 6Torr的范围内。当处理室1-2内部的气压下降至预定值后，对配置在腔室1周围的加热器2进行 加热，使基板6的温度上升至CNT生成温度(步骤幻。所谓CNT生成温度，例如为700°C 900°C。步骤2中，在加热基板6的同时，向处理室1-2中导入还原性气体(氢气等)及惰 性气体(氮气等)。当处理室1-2内的基板6的温度上升至CNT生成温度后，向处理室1_2中导入原 料气体(乙醇等)(步骤3)。基板6的温度优选维持在700°C 900°C，处理室1_2内部的 气压优选维持在0. 1 0. BTorr0步骤3的时间只要为在基板上成长CNT所必需的时间以 上即可，通常为约1小时以下。在基板6上成长CNT后，使基板6的温度下降(步骤4)。基板6的下降后的温度 只要为所形成的CNT不被空气中的氧气氧化的温度以下即可。该下降后的温度为约600°C 以下即可，并不需要一定下降至室温左右。而且，在将形成了 CNT的基板搬出后搬入其他基 板而反复制造CNT的情况下，如果使基板的温度下降至室温左右，则将其他基板的温度上 升至CNT生成温度需要大量的热量，且耗费时间。因此，该下降后的基板的温度优选的是约 600°C以下且为室温以上。使基板的温度下降后，向处理室1-2的内部导入惰性气体，使气压与大气压相同。然后，将装载形成了 CNT的基板6的舟皿5-2从处理室1-2中搬出(步骤5)。2.利用使用批次式立式低压CVD装置的气相成长法制造CNT图17中示出了批次式低压CVD装置，且该装置是将构成腔室1的石英管1_1竖置 的装置(使腔室的石英管1-1的轴为铅垂)。该批次式低压CVD装置具有与图16所示的批 次式低压CVD装置同样的加热器2、气体导入机构3、排气机构4、基板搬入搬出机构5’。如图17所示，将基板6以其平面呈水平的方式搬入到处理室1-2中，除此以外，可 以与使用图16所示的装置的方法同样地制造CNT。3.利用使用单片式低压CVD装置的气相成长法制造CNT图18中示出单片式的低压CVD装置。单片式的低压CVD装置与批次式低压CVD (图 16或图17)同样，具有具备用来对基板6实施处理的处理室1-2的腔室1，但还具有与腔室 1相邻的预备室7。另外，具有排出处理室1-2内部的气体的排气机构4、以及排出预备室7 内部的气体的排气机构4’。处理室1-2的内部与预备室7的内部由可开闭的隔板8隔开， 而可以独立控制各内部的气压。另外，在处理室1-2的内部配置用来加热基板6的加热器 2。单片式的低压CVD装置的腔室1与用来对处理室1-2供给气体的气体导入机构3 连接。气体导入机构3的结构设定为与所述批次式低压CVD的气体导入机构3相同即可。单片式的低压CVD装置具有基板搬入搬出机构5，基板搬入搬出机构5具有装载 多个基板6的夹具5-1、将基板6 —个一个地搬入到预备室中的机构、使预备室中所搬入的 基板移动到处理室中的机构、以及将处理室中所搬入的基板搬出的机构(各机构未图示)。首先，将固定在夹具5-1上的基板6中的一个搬入到预备室7中，利用排气机构 (泵)4’使预备室7内部的气压下降。另一方面，也利用排气机构(泵)4使腔室1的处理 室1-2内部的气压下降。打开处理室1-2的内部与预备室7的内部间的隔板8，使预备室7的基板6移动到 处理室1-2中。利用加热器2，使移动到处理室1-2中的基板6的温度上升至碳纳米管生成 温度(约700 900°C )。此时，利用气体导入机构3将还原性气体及惰性气体导入到处理 室1-2中。使处理室1-2内的基板6的温度上升后，利用气体导入机构3将碳纳米管的原 料气体导入到处理室1-2中，在基板6上成长碳纳米管。成长碳纳米管后，使基板6的温度 下降至碳纳米管不被空气中的氧气氧化的温度。将温度下降后的基板6从处理室1-2中搬 出ο另一方面，在处理室1-2中对一个基板进行处理期间，在预备室7中搬入另一个基 板6，使预备室7内部的气压下降。当处理室1-2的基板6被搬出后，紧接着使预备室7中 所搬入的基板6移动到处理室1-2中，反复实施同样的工序。本申请主张基于2008年5月四日提交的日本专利特愿2008-141161的优先权。 该申请的说明书和附图中记载的内容被全部引用于本申请的说明书中。工业实用性本发明能够再现性良好地制造稳定表现出优异的导电特性的CNT-FET，因此对于 制造含有CNT-FET的集成元件或传感器等有用。
权利要求
1.一种场效应晶体管，其特征在于具有 栅极绝缘膜；包含配置在所述栅极绝缘膜上的碳纳米管的通道； 包覆所述碳纳米管的绝缘保护膜；分别配置在所述绝缘保护膜上，且经由所述绝缘保护膜中形成的接触孔而与所述碳纳 米管电连接的源电极及漏电极；形成在所述栅极绝缘膜上的栅电极；包覆所述绝缘保护膜的等离子体化学气相沉积膜；以及形成在所述绝缘保护膜与所述等离子体化学气相沉积膜之间的导电性膜。
2.如权利要求1所述的场效应晶体管，其特征在于在所述绝缘保护膜与所述导电性 膜之间，还具有保护所述源电极及所述漏电极的配线保护膜。
3.如权利要求1所述的场效应晶体管，其特征在于 所述栅极绝缘膜形成在半导体基板的两面上，所述源电极及所述漏电极形成在所述半导体基板的第1面上所形成的栅极绝缘膜侧， 所述栅电极形成在所述半导体基板的相对于所述第1面为背面侧的第2面上所形成的 栅极绝缘膜侧。
4.如权利要求1所述的场效应晶体管，其特征在于 所述栅极绝缘膜形成在半导体基板面上，所述栅电极形成在形成有所述源电极及所述漏电极的栅极绝缘膜的面的同一面侧。
5.如权利要求1所述的场效应晶体管，其特征在于所述导电性膜形成在覆盖所述碳 纳米管的区域中。
6.如权利要求1所述的场效应晶体管，其特征在于所述导电性膜的端部由所述等离 子体化学气相沉积膜包覆。
7.如权利要求1所述的场效应晶体管，其特征在于所述导电性膜的厚度为IOnm以 上、且IOOOnm以下。
8.如权利要求1所述的场效应晶体管，其特征在于所述栅极绝缘膜的厚度为50nm以 上、且IOOOnm以下。
9.一种场效应晶体管的制造方法，其特征在于包括以下步骤 形成栅极绝缘膜；在所述栅极绝缘膜上配置碳纳米管； 形成包覆所述碳纳米管的绝缘保护膜；在所述绝缘保护膜上，形成经由所述绝缘保护膜中形成的接触孔而与所述碳纳米管电 连接的源电极及漏电极；形成保护所述源电极及所述漏电极的配线保护膜； 在所述配线保护膜上形成导电性膜；以及 在所述导电性膜上形成等离子体化学气相沉积膜。
全文摘要
本发明涉及碳纳米管场效应晶体管的制造方法，其能够再现性良好地制造稳定表现出优异的导电特性的碳纳米管场效应晶体管。首先，在基板上配置成为通道的碳纳米管后，用绝缘保护膜包覆碳纳米管。接着，在绝缘保护膜上形成源电极及漏电极。此时，在保护膜中形成接触孔，使碳纳米管与源电极及漏电极连接。然后，在绝缘保护膜和源电极及漏电极上，依次形成配线保护膜、导电性膜及等离子体CVD膜。这样制造的场效应晶体管中，成为通道的碳纳米管不被污染并且无损伤，因此稳定地表现出优异的导电特性。
文档编号H01L29/786GK102047430SQ20098011979
公开日2011年5月4日 申请日期2009年5月22日 优先权日2008年5月29日
发明者中村基训, 小笠原邦男, 山林智明, 石垣忠, 稗贯豊, 菊地洋明, 近藤胜则, 须芭行称守, 高桥理 申请人:三美电机株式会社