专利名称：具波导管的半导体元件结构与形成方法
技术领域：
本发明涉及一种具波导管的半导体元件结构与形成方法，尤指一种利用硅覆绝缘 (silicon-on-insulator，简称S0I)基板来同时制作具有半导体元件以及波导管的结构与 方法。
背景技术：
随着高阶集成电路产品的需求提高，为了不断地追求尺寸更小、运算速度更快的 晶体管，结合硅覆绝缘基板的互补式金属氧化物半导体工艺因具有低电容、低漏电流以及 低操作电压等良好特性因而已成为下一世代工艺主流技术。不过，传统半导体工艺仍采用金属连线来担任半导体元件与周边受控元件间的信 号连接角色，然而在此传统金属连线模式发展下目前已达到信号传输速度上的极限，而且 由于目前半导体元件微缩化硅半导体工艺的限制，亦使得电子传输速度不易再获得突破。 简言之，在半导体元件与金属连线两方面皆已面临技术发展趋于成熟因而较不易再对整体 信号传输速度上产生革命性提升效果。另一值得关注的硅半导体工艺课题亦即是随着目前 半导体元件彼此间集成密集度快速提高，而会间接导致目前半导体元件在操作时会导致散 热不佳及引发电磁干扰问题。近年来，基于光子相较于电子本身没有电荷与质量且更不易出现串讯现象(cross talk)与电容干扰效应的理由，以致于光子在信号传输上的运用逐渐被受重视，尤其是运 用现有互补式金属氧化物半导体工艺技术来整合制作可作为光信号传递的波导管便成为 提升信号传输速度的重点研究项目之一。其中，又以可结合现有硅工艺的硅光波导与相关 硅光电元件为业界首要发展重点。明确而言，硅光波导的传输理论基础在于当低折射率的 反射材料包覆于硅传导层时，行进于硅传导层的光会于反射材料之间的边界上进行多次 全反射以产生光导向效应，由此实现光互连结(Optical interconnect)来取代电互连结 (Electrical interconnect)的终极目标。但已知利用硅覆绝缘基板来同时制作波导管与金属氧化物半导体元件时，仍存在 有尚需耗费成本以进行微调与建立金属氧化物半导体等各式元件模型参数的缺点，亦相当 不符合经济效益，故如何改善利用硅覆绝缘基板来同时整合制作波导管及半导体元件所产 生的上述缺点为重要课题。
发明内容
本发明的主要目的是提供一种具波导管的半导体元件结构与形成方法，以改善上 述已知的问题。为达上述目的，本发明提供一种具波导管的半导体元件结构形成方法，且方法包 含至少下列步骤。首先，提供硅覆绝缘基板，硅覆绝缘基板上定义有元件区与波导管区，且 硅覆绝缘基板包含硅基底、覆盖于硅基底上的绝缘层，以及覆盖于绝缘层上的硅层。接着， 形成保护层于硅覆绝缘基板上。然后，在硅覆绝缘基板上形成图案化掩模层覆盖波导管区并曝露元件区。接着，利用蚀刻步骤蚀刻保护层、硅层及绝缘层以形成凹槽，并暴露出硅基 底。随后，进行外延工艺，以于凹槽内形成外延层。最后，在外延层上形成半导体元件。为达上述目的，本发明提供一种具波导管的半导体元件结构。具波导管的半导体 元件结构包含硅覆绝缘基板、波导管、外延层以及半导体元件。硅覆绝缘基板上定义有元件 区与波导管区，硅覆绝缘基板包含有硅基底、设置于硅基底上的图案化绝缘层以及设置于 图案化绝缘层上的波导管通道层，且凹槽位于硅基底、图案化绝缘层与波导管通道层之间。 波导管设置于波导管区内。外延层设置于凹槽内的硅基底表面。以及半导体元件设置于外 延层上。本发明具波导管的半导体元件结构与形成方法具有下列优点。首先，本发明运用 具有外延层的硅覆绝缘基板于互补式金属氧化物半导体工艺来制作波导管具有优选的工 艺相容性，且可实现大量具波导管的半导体元件结构制作，而硅覆绝缘基板的单晶硅层又 具有可将光学损失最小化的优点。此外，本发明解决已知直接将半导体元件整合制作至硅 覆绝缘基板后的半导体元件电性不佳问题。又，本发明具波导管的半导体元件结构与形成 方法成功利用波导管来实现光互连结大幅提升信号传输速度。
图1至图8为本发明具波导管的半导体元件形成方法示意图。
附图标记说明
100 硅覆绝缘基板100a 硅基底
IOOb 绝缘层IOOc 硅层
IOla 元件区IOlb 波导管区
102 保护层102a 硅氧层
102b 氮化层120 图案化掩模层
200a:防护层200b 图案化绝缘层
200c 图案化硅层202 图案化保护层
20 :图案化硅氧层202b 图案化氮化层
300 凹槽502 外延层
504:多晶硅层600 波导管通道层区域
601 波导管通道层602 有源区域
604 埋藏凹槽606 有源区域浅沟
700 埋藏绝缘层800 半导体元件
802 栅极结构802a 栅极介电层
802b 栅极804 间隙壁
805 偏位间隙壁806 源极区域
808 漏极区域810 硅化金属层
812:连接引线814 层间绝缘层
816 硅覆绝缘基板818 波导管
820 接触插塞
具体实施例方式请参考图1至图8。图1至图8为本发明具波导管的半导体元件形成方法示意图。 如图ι所示，首先，提供硅覆绝缘基板100，硅覆绝缘基板100包含有硅基底100a、覆盖于硅 基底IOOa上的绝缘层100b，以及覆盖于绝缘层IOOb上的具单晶硅结构的硅层100c，且硅 覆绝缘基板100上定义有元件区IOla与波导管区101b。接着于硅覆绝缘基板100上形成 保护层102，其中保护层102可为单一材料层或复合材料层等的结构，在本实施例中，保护 层102例示为双层结构，而形成保护层102的方法可包含先进行第一沉积工艺以形成硅氧 层102a，再于硅氧层10 上进行第二沉积工艺以形成氮化层102b。明确来说，上述第一与 第二沉积工艺的方法可为常压化学气相沉积(Atmospheric Pressure CVD，APCVD)、低压化 学气相沉积(Low-pressureCVD，LPCVD)或超高真空化学气相沉积(Ultrahigh vacuum CVD, UHVCVD)等，但不以为限。如图2所示，随后，本发明具波导管的半导体元件形成方法是先于硅覆绝缘基板 100上方的保护层102表面形成图案化掩模层120，例如图案化的光致抗蚀剂层，覆盖波导 管区域IOlb并暴露元件区101a。如图3所示，接着利用图案化掩模层120当作蚀刻掩模以 于暴露的元件区IOla利用蚀刻步骤进行元件区IOla的凹槽300的形成步骤。在本实施例 中，此蚀刻步骤优选包含第一阶段干式蚀刻工艺与第二阶段湿式蚀刻工艺，亦即于第一阶 段中，先利用干式蚀刻工艺于元件区IOla内顺序蚀刻保护层102、硅层IOOc及绝缘层IOOb 至预定深度，以形成图案化保护层202、图案化硅层200c、图案化绝缘层200b以及防护层 200a，其中图案化保护层202包含图案化硅氧层20 与图案化氮化层202b，且防护层200a 为残留的绝缘层100b。值得注意的是，在本实施例中，防护层200a是由利用干式蚀刻工艺 所蚀刻绝缘层IOOb至该预定深度而余留形成，亦即该干式蚀刻工艺不蚀穿绝缘层100b，而 防护层200a的设置目的则在保护凹槽300底部的硅基底100a，以避免其于干式蚀刻工艺中 遭受物理性蚀刻损害其单晶硅结构。如图4所示，在去除图案化掩模层120之后，紧接着于第二阶段利用湿式蚀刻工艺 或多次湿式蚀刻工艺去除防护层200a与图案化氮化层202b以完成凹槽300的蚀刻工艺。 去除防护层200a所用的湿式化学品例如是缓冲型氧化物蚀刻剂(BOE)，而去除图案化氮化 层202b的湿式化学品例如是热磷酸。若利用多次湿式蚀刻工艺去除防护层200a与图案化 氮化层202b时，优选地先去除图案化氮化层202b再去除防护层200a。随后，如图5所示，进行外延工艺，以于凹槽300内与图案化硅氧层20 上同时进 行全面性外延工艺。由于凹槽300与图案化硅氧层20 具不同晶格材料特性，以致此外延 工艺可于凹槽300内与图案化硅氧层20 上分别形成外延层502与多晶硅层504。但本发 明外延工艺亦可利用选择性外延(Selective epitaxial growth, SEG)工艺而仅局部于凹 槽300内形成外延，在此未加以局限。此外，本实施例的外延工艺优选使凹槽300内的外延 层502的厚度成长至硅层200c顶面即可。如图6所示，随后，利用蚀刻或化学机械抛光等工艺去除多晶硅层504与图案化硅 氧层20加。接着再利用具有浅沟隔离图案与波导管图案的光掩模来进行标准的浅沟隔离 (STI)工艺。例如先形成图案化掩模层，利用图案化掩模层蚀刻部分图案化硅层200c及部 分的外延层502，以于图案化硅层200c及外延层502中形成至少一脊状(rib)波导管通道 层601、埋藏凹槽604以及有源区域浅沟606。接着如图7所示，在埋藏凹槽604与有源区域浅沟606内同时塞填介电材料并平坦化形成埋藏绝缘层700，以于硅覆绝缘基板100上定 义出波导管通道层区域600以及有源区域602，而所形成的埋藏绝缘层700具有电性隔绝 波导管区IOlb的波导管通道层601与元件区IOla的半导体元件的用途。惟需特别注意， 本实施例中埋藏绝缘层700与图案化绝缘层200b实质上由相同材料组成，例如为硅氧化合 物，但未加以局限。如图8所示，接续进行标准的半导体工艺，以于外延层502上的有源区域602中形 成半导体元件800。在本实施例中，值得说明，半导体元件800可包含金属氧化物半导体晶 体管(MOS)、双极性结型晶体管(BJT)、薄膜晶体管(TFT)以及互补式金属氧化物半导体晶 体管(CMOS)等多种选择，并未加以局限，而其亦可为任何可作为控制开关或具其他功能的 半导体元件。举例来说，若金属氧化物半导体晶体管作为半导体元件800开关为例来说明， 形成金属氧化物半导体元件的步骤至少包含以下步骤。首先，先于外延层502上形成堆叠 的栅极介电层80 及栅极802b以构成栅极结构802。接着于栅极结构802的侧壁形成至 少一间隙壁804，且由硅氧层或氮化硅层材料所构成。然后再进行离子注入工艺以于栅极结 构502周围的外延层502中形成轻掺杂源极与漏极步骤。紧接着再形成偏位间隙壁805于 间隙壁804的周围侧壁。随后进行另一离子注入工艺，以于栅极结构802周围的外延层502 内形成源极区域806与漏极区域808。紧接着进行快速升温退火工艺，利用约900至1050°C 范围的高温来活化源极区域806与漏极区域808内的掺杂质，并同时修补各离子注入工艺 中受损的外延层502基底。最后，再覆盖金属层于晶体管的栅极802b、源极区域806以及漏 极区域808上，并利用快速升温退火(rapid thermal anneal, RTA)工艺，使金属层与栅极 802b、源极区域806以及漏极区域808接触的部分反应成硅化金属层810，完成自对准金属 硅化物(salicide)工艺。需注意，上述金属氧化物半导体晶体管为本发明半导体元件800 的优选实施例，然而半导体元件800可依元件设计需求而加以调整变化以形成金属氧化物 半导体场效晶体管开关，也就是说，本发明的精神不局限于半导体开关的细部工艺，而聚焦 在使硅覆绝缘基板上能同时达到整合制作波导管818以及半导体元件800开关的目的。最后，先形成层间绝缘层814覆盖于半导体元件800、波导管通道层601以及埋藏 绝缘层700。接着形成至少一连接引线812于层间绝缘层814上并通过接触插塞(contact plug) 820使连接引线812得以电性连接半导体元件800与波导管通道层601。在本实施例 中，连接引线812可电性连接至硅化金属层810，由此使半导体元件800得以控制波导管通 道层601的电压，需注意，半导体元件800可通过连接引线812电性连接波导管中波导管通 道层601以达到开关控制的目的。在本实施例中，如图8所示，图案化绝缘层200b、波导管通 道层601以及层间绝缘层814建构出波导管818，而在空间分布关系上，波导管通道层601 位于层间绝缘层814与图案化绝缘层200b之间，而层间绝缘层814与图案化绝缘层200b 作为波导管通道层601外围环绕的全反射层，图案化绝缘层200b的折射率小于波导管通道 层601的折射率，且层间绝缘层814的折射率亦小于波导管通道层601的折射率，而使通过 波导管通道层601传播的光信号在两种材料之间的边界上反射以产生光导向效应。在此需特别强调的是，在本实施例中，波导管优选设计成最低级束缚模式(即称 为基本导向模式或截获模式)可以在重要波长情况下传播。为搭配传统光学通信系统，通 常使用电磁光谱的近红外线部分中的波长例如约1. 55微米的波长为较普遍，但在本实施 例中优选采用波长800纳米到1800纳米的红外光，并未加以局限。另一方面，关于材料选用方面，图案化绝缘层200b、埋藏绝缘层700以及层间绝缘层814可采用包含例如氧化硅、 氮化硅、氧化铝、氮化铝以及一般具有介电质或绝缘体特征的材料，优选与构成波导管通道 层的硅层100具高折射率差异者。另一方面，由于图8为本发明具波导管的半导体元件形成方法的最终示意图，故 图8亦可作为具波导管的半导体元件结构示意图。请参考图8，本发明具波导管818的半导 体元件800结构包含硅覆绝缘基板816、波导管818、外延层502以及半导体元件800。其 中，硅覆绝缘基板816上定义有元件区IOla与波导管区101b，且硅覆绝缘基板816包含有 硅基底100a、设置于硅基底IOOa上的图案化绝缘层200b，以及设置于图案化绝缘层200b 上的波导管通道层601。最后，层间绝缘层814覆盖设置于波导管通道层601、波导管818 以及半导体元件800上方。惟需注意，在本实施例中，在元件区IOla内，凹槽300位于硅基 底100a、图案化绝缘层200b与图案化硅层200c之间且为上述三者所围绕出的特定空间，而 此特定空间乃先提供外延层502设置，而后再将半导体元件800设置于外延层502上。又， 部分图案化绝缘层200b的表面与外延层502上具有埋藏绝缘层700，负责电性隔绝元件区 IOla与波导管区101b。最后，层间绝缘层814覆盖设置于波导管通道层601及半导体元件 800上方，而至少一连接引线812设置于层间绝缘层814上方并通过接触插塞820以电性连 接半导体元件800与波导管通道层601。此外，波导管区IOlb内的波导管818实质上是由 图案化绝缘层200b与部分层间绝缘层814包覆波导管通道层601所组成。在本实施例中， 半导体元件可包含金属氧化物半导体晶体管(MOS)、双极性结型晶体管(BJT)、薄膜晶体管 (TFT)以及互补式金属氧化物半导体晶体管(CM0Q等，但优选以金属氧化物半导体晶体管 为例，金属氧化物半导体晶体管相关元件部分如同前述说明，在此不多赘述。关于具波导管 的半导体元件结构的材料使用上，波导管通道层601为单晶硅层，埋藏绝缘层700与图案化 绝缘层200b实质上由相同材料组成，如氧化硅，需注意，在本实施中，材料的选用需满足使 图案化绝缘层200b的折射率小于波导管通道层601的折射率，且层间绝缘层814的折射率 小于波导管通道层601的折射率。总归来说，本发明具波导管的半导体元件结构与形成方法具有四项优点。第一，本 发明运用具有外延层的硅覆绝缘基板结合设置于硅基底(bulksilicon)的互补式金属氧 化物半导体的标准工艺来制作波导管，不但具有优选的工艺相容性，而且更能利用成熟的 金属氧化物半导体半导体工艺技术与各种设置于硅基底(bulk silicon)的金属氧化物半 导体元件的调整参数与电性表现，来完成大量具波导管的半导体元件结构制作。第二，本发 明具波导管的半导体元件结构与形成方法解决已知直接将半导体元件制作至硅覆绝缘基 板后所产生的半导体元件电性不佳问题。第三，本发明利用硅覆绝缘基板的单晶硅层作为 波导管通道层具有最小化瑕疵与缺陷故可将光学损失最小化。第四，本发明具波导管的半 导体元件结构与形成方法成功利用波导管来实现光互连结大幅提升信号传输速度，克服过 去使用金属连线所产生的时钟延迟现象，也间接免除发展新低介电材料工艺技术问题。以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的等同变化与修 饰，皆应属本发明的涵盖范围。
权利要求
1.一种具波导管的半导体元件结构形成方法，该方法包含至少下列步骤提供硅覆绝缘基板，该硅覆绝缘基板上定义有元件区与波导管区，且该硅覆绝缘基板 包含硅基底、覆盖于该硅基底上的绝缘层，以及覆盖于该绝缘层上的硅层； 形成保护层于该硅覆绝缘基板上；于该硅覆绝缘基板上形成图案化掩模层，覆盖该波导管区并曝露该元件区； 利用蚀刻步骤，蚀刻该保护层、该硅层及该绝缘层以形成凹槽，并暴露出该硅基底； 进行外延工艺，以于该凹槽内形成外延层；以及 于该外延层上形成半导体元件。
2.如权利要求1的方法，其中该蚀刻步骤包含是利用干式蚀刻工艺蚀刻该保护层、该 硅层以及该绝缘层，以形成图案化保护层、图案化硅层、图案化绝缘层以及防护层。
3.如权利要求2的方法，其中该蚀刻步骤另包含湿式蚀刻工艺，实施于该干式蚀刻工 艺之后，用来去除该防护层，以使该图案化保护层、该图案化硅层、该图案化绝缘层与该硅 基底构成该凹槽。
4.如权利要求1的方法，其中于该外延工艺后，该方法另包含浅沟隔离工艺。
5.如权利要求4的方法，其中该浅沟隔离工艺包含蚀刻步骤，以蚀刻部分该图案化硅 氧层而形成波导管通道层。
6.如权利要求5的方法，另包含形成层间绝缘层，覆盖于该半导体元件以及该波导管 通道层上。
7.如权利要求6的方法，其中于形成该层间绝缘层之前，另包含完全去除该保护层的步骤。
8.如权利要求1的方法，其中于该保护层包含硅氧层与氮化层。
9.如权利要求1的方法，其中该半导体元件包含金属氧化物半导体晶体管、双极性结 型晶体管、薄膜晶体管或互补式金属氧化物半导体晶体管。
10.如权利要求1的方法，其中该绝缘层的折射率小于该硅层的折射率。
11.一种具波导管的半导体元件结构，其包含硅覆绝缘基板，该硅覆绝缘基板上定义有元件区与波导管区，该硅覆绝缘基板包含有 硅基底、设置于该硅基底上的图案化绝缘层以及设置于该图案化绝缘层上的波导管通道 层，且凹槽位于该元件区内的该硅基底、该图案化绝缘层与该波导管通道层之间； 波导管，设置于该波导管区内； 外延层，设置于该凹槽内的该硅基底表面；以及 半导体元件，设置于该外延层上。
12.如权利要求11的半导体元件结构，其中该波导管通道层包含单晶硅层。
13.如权利要求11的半导体元件结构，另包含层间绝缘层，覆盖于该半导体元件以及 该波导管通道层上。
14.如权利要求11的半导体元件结构，其中该半导体元件包含金属氧化物半导体晶体 管、双极性结型晶体管、薄膜晶体管或互补式金属氧化物半导体晶体管。
15.如权利要求11的半导体元件结构，其中该图案化绝缘层的折射率小于该波导管通 道层的折射率。
16.如权利要求13的半导体元件结构，其中该层间绝缘层的折射率小于该波导管通道层的折射率。
全文摘要
本发明公开了一种具波导管的半导体元件结构与形成方法。首先提供定义有元件区与波导管区的硅覆绝缘基板，其包含硅基底、绝缘层与硅层。接着依序形成保护层以及覆盖波导管区并曝露元件区的图案化掩模层。接着蚀刻保护层、硅层及绝缘层以形成凹槽，并暴露出硅基底。随后于凹槽内形成外延层，再于外延层上形成半导体元件。本发明解决已知将半导体元件整合制作于硅覆绝缘基板的半导体元件电性不佳问题。
文档编号H01L21/84GK102122644SQ20101000154
公开日2011年7月13日 申请日期2010年1月8日 优先权日2010年1月8日
发明者吴惠敏, 廖德淦, 林梦嘉, 王铭义, 苏宗一, 苏昭安, 蓝邦强, 谭宗涵, 陈敏, 黄建欣 申请人:联华电子股份有限公司