专利名称：用于制造半导体发光元件的方法
技术领域：
本文所描述的实施例大体上涉及用于制造半导体发光元件的方法。
背景技术：
诸如发光二极管等半导体发光元件被广泛应用。期望提高用于制造半导体发光元件的方法的产量。
图1是示出根据实施例的半导体发光元件的配置的示意性截面图；图2是示出根据该实施例的发光单元的配置的示意性截面图；图3A至图3D是示出根据该实施例的用于制造半导体发光元件的方法的示意性截面图；图4A至图4D是示出根据该实施例的用于制造半导体发光元件的方法的示意性截面图；图5A至图是示出根据该实施例的用于制造半导体发光元件的方法的示意性截面图；图6A至图6D是示出根据该实施例的用于制造半导体发光元件的方法的示意性截面图；图7是示出根据该实施例的缓冲层的配置的示意性截面图；图8是示出根据该实施例的第一氮化物半导体膜的配置的示意性截面图；图9是示出根据该实施例的用于制造半导体发光元件的方法的流程图；图10是参考示例的半导体发光元件的光学显微镜图像；以及图11是由根据该实施例的制造方法所制造的半导体发光元件的光学显微镜图像。
具体实施例方式根据一个实施例，公开了一种用于制造半导体发光元件的方法。所述方法可以包括将堆叠主体接合到衬底主体。所述堆叠主体包括在结构体中。所述结构体还包括生长衬底。所述堆叠主体设置在所述生长衬底上。所述堆叠主体包括第一导电类型的第一氮化物半导体膜、设置在所述第一氮化物半导体膜上的发光膜和设置在所述发光膜上的第二导电类型的第二氮化物半导体膜。拉伸应力被施加到所述堆叠主体。所述方法可以包括去除所述生长衬底。所述方法可以包括通过去除所述堆叠主体的一部分将所述堆叠主体划分成多个区域而形成多个堆叠体。所述堆叠体包括由所述第一氮化物半导体膜形成的第一氮化物半导体层、由所述第二氮化物半导体膜形成的第二氮化物半导体层和由所述发光膜形成的发光层。所述方法可以包括对于每个所述堆叠体在所述第一氮化物半导体层的与所述发光层相对的侧上的表面中形成凹凸部。所述方法可以包括通过对每个所述堆叠体划分所述衬底主体来形成多个所述半导体发光元件。每个所述半导体发光元件均包括所述堆叠体和由所划分的衬底主体形成的支撑衬底。以下将参照附图描述各个实施例。附图是示意性或概念性的；各部分厚度与宽度的之间的关系、各部分之间的尺寸的比例等不一定与其实际值相同。另外，即使是对于相同的部分，尺寸和/或比例在各个附图之间也可以不同地示出。在本申请的附图和说明书中，与参照以上附图所描述的那些部件类似的部件用相似的附图标记标示，并且视情况而定省略了详细描述。图1是示出根据实施例的半导体发光元件的配置的示意性截面图。如图1中所示，根据本实施例的半导体发光元件110包括堆叠体4和支撑衬底5。堆叠体4包括第一氮化物半导体层10、第二氮化物半导体层12和发光层14。例如，第一氮化物半导体层10、第二氮化物半导体层12和发光层14形成在除了支撑衬底5以外的衬底上。例如，在将堆叠体4形成在其它衬底上之后将其接合至支撑衬底5。
第一氮化物半导体层10具有第一导电类型。第二氮化物半导体层12具有第二导电类型。第二导电类型不同于第一导电类型。例如，第一导电类型是η型；而第二导电类型是P型。但实施例并不限于此。第一导电类型可以是P型；而第二导电类型可以是η型。在下文中，所描述的情况是第一导电类型是η型且第二导电类型是P型的情况。例如，第一氮化物半导体层10可以包括η型GaN层。例如，第二氮化物半导体层12可以包括P型GaN层。凹凸部20设置在第一氮化物半导体层10的与发光层14相对的侧上的表面IOa中。凹凸部20在第一氮化物半导体层10的表面IOa处抑制由发光层14发出的光的全内反射。由此，提闻了光提取效率。发光层14设置在第一氮化物半导体层10与第二氮化物半导体层12之间。发光层14的一个表面接触第一氮化物半导体层10。发光层14的另一表面接触第二氮化物半导体层12。例如，发光层14可以包括InAlGaN和InGaN的堆叠膜。在本文中，将从第二氮化物半导体层12向第一氮化物半导体层10的方向作为Z轴方向。将垂直于Z轴的一个轴作为X轴。将垂直于Z轴和X轴一个轴作为Y轴。Z轴方向对应于第一氮化物半导体层10、发光层14和第二氮化物半导体层12的堆叠方向。在本申请的说明书中，“堆叠”不仅包括直接覆盖的情况，还包括其间插置有另一部件的覆盖的情况。“设置在…上”不仅包括直接接触布置的情况，还包括其间插置有另一部件的布置的情况。“接合”不仅包括直接固定的状态，还包括在其间插置有另一部件状态下固定的状态。半导体发光兀件110还包括第一电极16、第二电极(电极)18、第一接合层24、第二接合层26、背表面电极28、第一绝缘层30、第二绝缘层32和第三绝缘层34。第一电极16设置在第一氮化物半导体层10的表面IOa上，并且电连接至第一氮化物半导体层10。第二电极18设置在第二氮化物半导体层12的与发光层14相对的侧上的表面上，并且电连接至第二氮化物半导体层12。第二接合层26设置在支撑衬底5上。第一接合层24设置在第二接合层26上。第二电极18设置在第一接合层24上。第一接合层24和第二接合层26用于将支撑衬底5接合至形成在其它衬底上的堆叠体4。支撑衬底5经由第一接合层24和第二接合层26支撑堆叠体4。例如，支撑衬底5可以包括导电的半导体材料。背表面电极28设置在支撑衬底5的与第二接合层26相对的侧上的表面上。背表面电极28经由第一接合层24、第二接合层26和支撑衬底5电连接至第二电极18。背表面电极28用于将半导体发光元件110电连接至外部器件。第一绝缘层30设置在第一接合层26上的除了第二电极18以外的部分上。第一绝缘层30的厚度(沿Z轴方向的长度)基本上与第二电极18的厚度相同。第一绝缘层30减小了由第二电极18所引起的水平面的差异。在这里，例如，第一绝缘层30的厚度基本上与第二电极18的厚度相同指的是第二电极18的厚度与第一绝缘层30的厚度之间的差为±10nm。或者，这指的 是第一绝缘膜30的厚度不小于第二电极18的厚度的90%且不大于第二电极18的厚度的110%。第二绝缘层32设置在第一绝缘层30的一部分上和第一氮化物半导体层10的一部分上。当在第一氮化物半导体层10中形成凹凸部20时，第二绝缘层32可以用作掩模。第三绝缘层34设置在第二绝缘层32的一部分上和第一氮化物半导体层10的一部分上。当在第一氮化物半导体层10中制作用于形成第一电极16的凹部IOb时，第三绝缘层34可以用作掩模。图2是示出根据该实施例的发光单元的配置的示意性截面图。在图2中，Z轴方向相对于图1的Z轴方向反向。如图2中所示，发光层14包括多个势垒层40和设置在多个势垒层40之间的势阱层41。交替地堆叠多个势垒层40和多个势阱层41。在这个示例中，中间层(η侧中间层42和P侧中间层43)分别设置在势垒层40与势阱层41之间的空间内。例如，势垒层40设置在第一氮化物半导体层10上。η侧中间层42设置在势垒层40上。势阱层41设置在η侧中间层42上。P侧中间层43设置在势阱层41上。势垒层40、η侧中间层42、势阱层41和P侧中间层43形成一组(一个周期)。堆叠了多个组。换言之，发光层14可以具有多量子阱(MQW)结构。发光层14可以具有单量子阱(SQW)结构。在这种情况下，使用上述的组中的一个；并且势阱层41的数目为I。如果有必要的话，可以设置选自η侧中间层42和P侧中间层43中的至少一个，也可以将其省略。例如，势垒层40可以包括InxlAlylGai_xl_ylN (0〈xl〈l且0〈yl〈l )。例如，势垒层40可以包括In0.02Ala33Ga0.65N。例如，势垒层40的厚度为11.5纳米(nm)。例如，η侧中间层42可以包括Inx2Gah2N (0〈χ2〈1)。例如，η侧中间层42可以包括1%Q2GaQ.98Ν。例如，η侧中间层42的厚度为0.5nm。例如，势阱层41可以包括Inx3Ga^3N (0〈x3〈l)。例如，势阱层41可以包括In0.15Ga0.85N。例如，势阱层41的厚度为2.5nm。例如，P侧中间层43可以包括Inx4Ga^4N (0〈x4〈l)。例如，P侧中间层43可以包括1%Q2GaQ.98N。例如，P侧中间层43的厚度为0.5nm。在该实施例中，在多个势垒层40之间，选自势垒层40的材料和厚度中的至少一个可以是不同的。在设置有多个势阱层41的情况下，在多个势阱层41之间，选自势阱层41的材料和厚度中的至少一个可以是不同的。在设置有多个η侧中间层42的情况下，在多个η侧中间层42之间，选自η侧中间层42的材料和厚度中的至少一个可以是不同的。在设置有多个P侧中间层43的情况下，在多个P侧中间层43之间，选自P侧中间层43的材料和厚度中的至少一个可以是不同的。现在将会描述用于制造半导体发光元件110的方法的示例。图3Α至图3D、图4Α至图4D、图5Α至图以及图6Α至图6D是示出根据该实施例的用于制造半导体发光元件的方法的示意性截面图。当如图3Α中所示制造半导体发光元件110时，首先，将缓冲层51形成在生长衬底50上。生长衬底50包括第一表面50a和第一表面50a的相对侧上的第二表面50b。缓冲层51形成在第一表面50a上。例如，生长衬底50可以包括Si衬底。例如，多个半导体发光元件110同时制造在生长衬底50上。在图3A至图6D中，在X轴方向上设置用于形成半导体发光元件1 10的两个部分。例如，缓冲层51可以包括Inx5Aly5Gai_x5_y5N (0<χ5<1且0〈y5〈l)。例如，缓冲层51可以包括A1N。例如，缓冲层51的厚度为lOOnm。图7是示出根据该实施例的缓冲层的配置的示意性截面图。如图7中所示，存在缓冲层51包括多个第一缓冲层51a和多个第二缓冲层51b的多个堆叠结构的情况。例如,第一缓冲层51a 可以包括 Inx6AIY6Gaiiy6N (0〈x6〈l 且 0〈y6〈l)。例如,第一缓冲层51a可以包括A1N。例如，第一缓冲层51a的厚度为10nm。例如，第二缓冲层51b可以包括Inx7Aly7Ga^y7N (0<χ7<1且0〈y7〈l)。例如，第二缓冲层51b可以包括Ala75Gaa25N。例如，第二缓冲层51b的厚度为50nm。如图3A中所示，在形成缓冲层51之后，在缓冲层51上形成堆叠主体52。堆叠主体52包括用于形成第一氮化物半导体层10的第一氮化物半导体膜53、用于形成第二氮化物半导体层12的第二氮化物半导体膜54和用于形成发光层14的发光膜55。发光膜55设置在第一氮化物半导体膜53与第二氮化物半导体膜54之间。例如，使用金属有机化学气相沉积(MOCVD)来形成堆叠主体52。由此，形成了包括生长衬底50和堆叠主体52的结构体120。结构体120包括在生长衬底50与第一氮化物半导体膜53之间的缓冲层51。例如，为了形成结构体120，将缓冲层51形成在生长衬底50的第一表面50a上；将第一氮化物半导体膜53形成在缓冲层51上；将发光膜55形成在第一氮化物半导体膜53上；并且将第二氮化物半导体膜54形成在发光膜55上。例如,在未设置缓冲层51的情况下,第一氮化物半导体膜53形成在生长衬底50的第一表面50a上。结构体120具有堆叠主体52侧上的第一主表面120a和生长衬底50侧上的第二主表面120b。图8是示出根据实施例的第一氮化物半导体膜的配置的示意性截面图。如图8中所不,存在第一氮化物半导体膜53具有包括未添加杂质的第一 GaN层53a (第一层)和添加Si的第二 GaN层53b (第二层)的堆叠结构。第一氮化物半导体膜53的形成包括在缓冲层51上形成第一 GaN层53a以及在第一 GaN层53a上形成第二 GaN层53bο包括Si的弟_.GaN层53b的杂质浓度闻于弟一 GaN层53a的杂质浓度。当包括氮化物半导体的堆叠主体52形成在是Si衬底的生长衬底50上时，大的拉伸应力被施加到堆叠主体52上。例如,在生长堆叠主体52之后,在冷却时由于生长衬底50与堆叠主体52的热膨胀系数之间的差异所致，拉伸应力被施加到堆叠主体52。在冷却时所施加的拉伸应力保留在堆叠主体52的内部。因此，拉伸应力被施加到堆叠主体52。如图3B中所示，用于形成第一绝缘层30的第一绝缘膜(蚀刻停止膜)58形成在堆叠主体52上。例如，第一绝缘膜58可以包括选自S1、Al、T1、Zr、In、Sn和Ni中的至少一种的氧化物膜，所述至少一种的氮化物膜，或者所述至少一种的氧氮化物膜。例如，第一绝缘膜58可以包括SiO2膜。例如，第一绝缘膜58可以包括含有选自由N1、Pt、W、Au、Ti和Al组成的组中的至少一种元素的金属材料。例如，使用热CVD来形成第一绝缘膜58。例如，如图3C中所不,通过由光刻和蚀刻去除第一绝缘膜58的一部分,暴露出第二氮化物半导体膜54的部分54a。随后，第二电极18形成在第二氮化物半导体膜54的部分54a上。第二电极18形成为具有与第一绝缘膜58基本相同的厚度。例如，使用气相沉积来形成第二电极18。例如，第二电极18是包括选自N1、Pt、Ag、T1、Al、In和Au中的至少一种兀素的金属膜。如图3D中所示，用于形成第一接合层24的第一接合膜60形成在第一绝缘膜58和第二电极18上。换言之,第一接合膜60形成在堆叠主体52上。例如,第一接合膜60是包括选自Pt、T1、Al、N1、W和Au中的至少一种元素的金属膜。例如，第一接合膜60可以包括以此顺序堆叠的Ti膜、Pt膜和Au膜的堆叠膜。如图4A中所示，制备用于形成图1的支撑衬底5的衬底主体62。衬底主体62具有第三表面62 (接合表面)和第三表面的相对侧上的第四表面62b (背表面)。用于形成第二接合层26的第二接合膜64形成在衬底主体62的第三表面62a上。例如，衬底主体62可以包括Si衬底。例如，第二接合膜64可以包括Au-Sn膜。在衬底主体62上形成第二接合膜64之后，将堆叠主体52侧上的结构体120的第一主表面120a接合到衬底主体62。堆叠主体52接合到衬底主体62。g卩，将结构体120接合到衬底主体62，且第一表面50a与第三表面62a彼此面对。当第一主表面120a接合到衬底主体62时,衬底主体62设置在结构体120上且第一接合膜60与第二接合膜64彼此接触。随后，在高温下将压力施加到结构体120和衬底主体62 —个恒定的时间量。例如，在280°C下施加IkN的压力5分钟。由此，使第一接合膜60与第二接合膜64彼此接合；并且结构体120与衬底主体62成为一体。在此时，因为第二电极18和第一绝缘膜58以基本上相同的厚度形成，所以第一接合膜60与第二接合膜64之间的接合表面是平坦的。由此，可以提高第一接合膜60与第二接合膜64之间的接合性。在将结构体120接合到衬底主体62之后，通过对生长衬底50进行抛光来减小生长衬底50的厚度。对生长衬底50进行抛光，以使得生长衬底50的厚度例如为不小于5 μ m且不大于50 μ m。例如，由于生长衬底50的厚度不大于50 μ m,所以在随后进行的去除生长衬底50的工艺中容易去除生长衬底50。例如，由于生长衬底50的厚度不小于5 μ m，所以可以抑制由于抛光所致的不期望发生的堆叠主体52的物理损伤等。
如图4B中所示，在生长衬底50朝上的情况下，通过进行蚀刻来去除生长衬底50。例如，使用由氟反应气体的蚀刻来蚀刻生长衬底50。缓冲层51用作生长衬底50的蚀刻过程中的停止物(stopper)。具体而言，缓冲层51中所包括的第一缓冲层51a (AlN层)用作停止物。例如，AlN层的厚度不小于ΙΟΟμπι。因此，可以在晶片的整个表面上获得用于蚀刻停止物的足够好的功能。由此，暴露出了生长衬底50侧上的缓冲层51的表面51c。例如，作为蚀刻气体的氟反应气体可以包括C4F8、SF6等。由此，包括Si的生长衬底50与缓冲层51的AlN层的蚀刻速率比可以是100倍或更多。在生长衬底50与缓冲层51的蚀刻速率比较低的情况下，根据生长衬底50的与缓冲层51相对的侧上的表面50a的凹凸的状态，存在蚀刻的影响可以到达发光膜55附近等风险，从而不期望地导致半导体发光元件110的特性恶化。相反地，如果生长衬底50与缓冲层51的蚀刻速率比不小于100倍，则可以由缓冲层51抑制蚀刻对堆叠主体52的影响。如图4C中所示，通过进行由氯基反应气体的蚀刻来去除缓冲层51和第一氮化物半导体膜53的一部分。诸如Cl2、BCl3等氯基气体用作蚀刻缓冲层51的蚀刻气体。此外，可以通过在氯基气体中混入Ar气体来增加物理蚀刻。由此，因为缓冲层51与第一氮化物半导体膜53的蚀刻速率比降低，所以控制蚀刻深度变得更加容易。例如，第一氮化物半导体膜53的一部分是设置在缓冲层51侧上的第一 GaN层53a。例如，如图4D中所示，通过光刻和蚀刻来在堆叠主体52上形成绝缘膜66。绝缘膜66形成在与第二电极18相对的部分上，以与第一氮化物半导体层10、第二氮化物半导体层12和发光层14的配置相对应。例如，绝缘膜66可以包括Si02。如图5A中所示，通过去除堆叠主体52的一部分，将堆叠主体52划分成多个区域。当对堆叠主体52进行划分时，第一氮化物半导体层10由第一氮化物半导体膜53形成；第二氮化物半导体层12由第二氮化物半导体膜54形成；并且发光层14由发光膜55形成。由此，多个堆叠体4由堆叠主体52形成。例如，通过使用绝缘膜66作为掩模的干法蚀刻来进行堆叠主体52的去除。例如，当去除堆叠主体52时，通过使用第一绝缘膜58作为蚀刻停止膜从第一氮化物半导体膜53侧至第一绝缘膜58蚀刻堆叠主体52，来划分堆叠主体52。可以通过划分堆叠主体52来减小保留在堆叠主体52中的拉伸应力。例如，通过在三英寸的Si衬底上形成堆叠主体52来构造具有与图4C的结构相同的结构的样品。衬底主体62的厚度是380 μ m。在此情况下，以碗状配置(中央部向下突出的状态)使堆叠主体52弯曲，并且在堆叠主体52朝上的状态下具有曲率半径为4.5m的曲率。在此状态下，
1.96GPa的拉伸应力保留在堆叠主体52中。在此样品中，通过进行干法蚀刻对堆叠主体52进行划分来形成堆叠体4。在此时，将样品的弯曲缓和到5.0m的曲率半径。拉伸应力降低到 1.73GPA。如图5B中所示，用于形成第二绝缘层32的第二绝缘膜68形成在第一氮化物半导体层10和第一绝缘膜58上。例如，第二绝缘膜68可以包括Si02。由此，绝缘膜66和第二绝缘膜68成为一体。第二绝缘膜68覆盖堆叠体4的侧表面4s。如图5C中所示，通过去除第二绝缘膜68的一部分，暴露出第一氮化物半导体层10的部分10p。例如，通过使用光刻对第二绝缘膜68上的光致抗蚀剂进行构图以及通过使用氟化铵的湿法蚀刻，来进行第二绝缘膜68的去除。当去除第二绝缘膜68时，暴露出将要形成凹凸部20的第一氮化物半导体层10的区域。
如图中所示，通过使用第二绝缘膜68作为掩模蚀刻第一氮化物半导体层10的部分10p，在第一氮化物半导体层10内形成凹凸部20。例如，通过使用氢氧化钾的蚀刻来进行凹凸部20的形成。例如,在温度为70°C且浓度为lmol/1时使用氢氧化钾15分钟来进行蚀刻。由此，使第一氮化物半导体层10的表面表面粗化。例如，凹凸部20形成在第一氮化物半导体层10中，且表面粗糙度不小于IOOnm且不大于3000nm。如图6A中所示，用于形成第三绝缘层34的第三绝缘膜70形成在第一氮化物半导体层10和第二绝缘膜68上。例如，第三绝缘膜70可以包括Si02。如图6B中所示，通过去除第二绝缘膜68和第三绝缘膜70的一部分来暴露出第一氮化物半导体层10的一部分。例如，使用光刻和蚀刻来去除第二绝缘膜68和第三绝缘膜70。当去除第二绝缘膜68和第三绝缘膜70时，暴露出未形成凹凸部20的第一氮化物半导体层10的部分，即，将要形成第一电极16的部分。如图6C中所示，通过使用第三绝缘膜70作为掩模蚀刻第一氮化物半导体层10，在第一氮化物半导体层10中制作用于形成第一电极16的凹部10b。如图6D中所示，第一电极16形成在凹部IOb内的第一氮化物半导体层10上。例如，通过形成包括选自T1、Al、Rh、In、N1、Pt和Au中的至少一种元素的金属膜并且通过将该金属膜构图成规定的配置，来形成第一电极16。因此,例如,第一电极16包括选自由T1、Al、Rh、In、N1、Pt和Au组成的组中的至少一种元素。在形成第一电极16之后，通过对衬底主体62的第四表面62b进行抛光来减小衬底主体62的厚度。例如，通过对衬底主体62进行抛光，使衬底主体62的厚度变为不小于50 μ m且不大于250 μ m。随后，背表面电极28形成在衬底主体62的第四表面62b上。例如，背表面电极28是包括选自1131、他、111、附、？七和411中的至少一种元素的金属膜。随后，通过沿切割线DL进行切割，将衬底主体62划分成堆叠体4。由此，形成多个半导体发光元件110。图9是示出根据该实施例的用于制造半导体发光元件的方法的流程图。如图9中所示，根据该实施例的用于制造半导体发光元件的方法包括:将结构体120接合到衬底主体62的步骤110、去除生长衬底50的步骤120、通过划分堆叠主体52而形成多个堆叠体4的步骤130、形成凹凸部20的步骤140以及通过划分衬底主体62而形成多个半导体发光元件110的步骤150。例如，在步骤SllO中，实施了关于图4A所描述的工艺。例如，在步骤S120中，实施了关于图4B所描述的工艺。例如，在步骤S130中，实施了关于图5A所描述的工艺。例如，在步骤S140中，实施了关于图所描述的工艺。例如，在步骤S150中，实施了关于图6D所描述的工艺。在根据本实施例的用于制作半导体发光元件的方法中，在通过划分堆叠主体52形成堆叠体4之后，在第一氮化物半导体层10中形成凹凸部20。在此情况下，由于在形成凹凸部20的湿法蚀刻之前划分堆叠主体52，所以在形成了侧表面的状态下对堆叠主体52形成的多个堆叠体4进行该湿法蚀刻。因此，保护层(例如，SiO2层)设置在堆叠体4的侧表面上，以抑制湿法蚀刻中侧表面的恶化。在另一方面，也可以考虑使用另一种用于制造半导体发光元件的方法，在该方法中在堆叠主体52的状态时在第一氮化物半导体膜53中形成凹凸部20，并随后划分堆叠主体52。在此情况下，不必要设置上述的保护层。因此，该工艺简单。例如，在堆叠主体52形成在蓝宝石衬底上的情况下采用这种方法。类似于用于在蓝宝石衬底上形成堆叠主体52的方法，本申请的发明人通过在硅衬底上形成堆叠主体52并且通过在划分堆叠主体52之前在第一氮化物半导体膜53中形成凹凸部20，构成了半导体发光元件。发现在这种情况下会产生裂纹。图10是参考示例的半导体发光元件的光学显微镜图像。图10是半导体发光元件119的一部分的光学显微镜图像，该半导体发光元件119是由在堆叠主体52 (划分之前)状态下形成凹凸部20的方法所制造的。堆叠主体52形成在娃衬底上；并且拉伸应力被施加到堆叠主体52。如图10中所示，许多裂纹CR出现在半导体发光元件119中。通过对这些裂纹CR的详细分析，可以发现裂纹CR出现在沿半导体晶体的晶体取向的方向上。通过更详细的分析，可以确定这些裂纹CR与作为起点的凹凸部20的凹部或凸部同时出现。虽然研究了形成凹凸部20的工艺条件等以减少裂纹CR，但是难以充分地减少裂纹CR。然后，进行了将堆叠主体52的划分工艺与第一氮化物半导体膜53中的凹凸部20的形成工艺的顺序互换的实验。该顺序对应于根据本实施例的用于制造半导体发光元件的方法。图11是由根据本实施例的制造方法所制造的半导体发光元件的光学显微镜图像。如图11中所示，裂纹CR基本上没有出现在由根据本实施例的制造方法所构造的半导体发光元件110中。可以发现在划分堆叠主体52之后实施湿法蚀刻以形成凹凸部20的方法可以抑制裂纹CR的出现。在堆叠主体52形成在蓝宝石衬底上的情况下，拉伸应力未施加到堆叠主体52 ;而施加了压缩应力。可以认为在施加压缩应力的情况下，即使是在应力值较大的情况下，也不容易出现裂纹CR，这是因为膜处于受压的状态下。因此，即使在大表面面积的状态下在划分堆叠主体52之前形成凹凸部20的情况下，也不会出现裂纹CR。然而，在堆叠主体52形成在硅衬底上的情况下，拉伸应力被施加到堆叠主体52。可以认为在所施加的应力为拉伸应力的情况下(即使当应力的值较小时)容易出现裂纹CR。因此，如果在大表面面积的状态下(堆叠主体52保持原样的状态)形成了堆叠主体52，则可以认为在拉伸应力被施加到堆叠主体52的情况下裂纹CR极其容易出现。基于这种实验证据，得到了根据本实施例的用于制造半导体发光元件的方法。在本实施例中，在使用被施加拉伸应力的堆叠主体52的情况下，在通过在形成凹凸部20之前将堆叠主体52划分成小表面面积来缓和施加到堆叠主体52的应力的状态下形成凹凸部20。通过在缓和了所施加的拉伸应力的状态下形成凹凸部20，可以大幅减少裂纹CR的出现。相反地，因为在堆叠主体52被施加了大的拉伸应力的状态下进行了凹凸部20的形成，所以可以认为裂纹CR出现在图10所示的半导体发光元件119的堆叠主体52中。在根据本实施例的用于制造半导体发光元件的方法中，在通过首先对堆叠主体52进行划分(形成堆叠体4)以减小拉伸应力的状态下，形成凹凸部20。由此，可以抑制裂纹CR的出现，并且可以提闻成品率。在堆叠主体52的状态下形成凹凸部20的情况下，裂纹可以不期望地影响部分相邻的元件，这是因为出现在凹凸部20中的一个中的裂纹出现在多个元件是连续的状态下。相反地，在根据本实施例的用于制造半导体发光元件的方法中，因为已经进行了将元件划分成堆叠体4，所以出现在凹凸部20中的一个的裂纹停止在元件的一部分中，而不会影响相邻的元件。如上所述，在堆叠主体52形成在蓝宝石衬底上的配置的情况下，不必要采用根据本实施例的工艺的顺序。因为仅在采用根据本实施例的工艺的顺序的情况下保护堆叠体4的侧表面的配置是必要的，所以没有采用该顺序。在本实施例中，所采用的特定顺序对应于在堆叠主体52形成在硅衬底上的情况下出现的拉伸应力。按照根据本实施例的用于制作半导体发光元件的方法，可以抑制裂纹CR的出现；并且可以大幅增加产量。虽然在上述实施例中将Si衬底用作生长衬底50，但是生长衬底50并不限于此。根据本实施例的制造方法可适用于拉伸应力被施加到堆叠主体52的任何配置。根据该实施例，提供了一种具有高产量的用于制造半导体发光元件的方法。在上文中，参照具体示例描述了本发明的示例性实施例。然而，本发明的实施例并不限于这些具体示例。例如，本领域技术人员可以通过从已知技术中适当地选择半导体发光元件中所包括的部件(诸如生长衬底、堆叠主体、第一氮化物半导体膜、发光膜、第二氮化物半导体膜、结构体、衬底主体、第一氮化物半导体层、第二氮化物半导体层、发光层、堆叠体、凹凸部、支撑衬底、缓冲层、蚀刻停止膜、电极等)的具体配置来类似地实践本发明；并且只要获得类似的效果的这种实践都包括在本发明的范围之内。此外，可以在技术可行性的程度内组合具体示例的任意两个或更多个部件，并且只要包括了本发明的主旨都包括在本发明的范围之内。此外，只要包括了本发明的精神的、由本领域技术人员基于作为本发明的实施例的上述用于制造半导体发光元件的方法通过适当的设计修改而切实可行的用于制造半导体发光元件的所有方法也都在本发明的范围之内。在本发明的精神之内，本领域技术人员可以设想各种其它的变型和修改，并且应当理解这些变型和修改也包括在本发明的范围之内。虽然已经描述了某些实施例，但是这些实施例仅是作为示例的方式而提出的，并且并不旨在限制本发明的范围。实际上，本文所述的新颖实施例可以以各种其它形式来体现；而且，可以不脱离本发明的精神的情况下，可以做出以本文所述的实施例的形式的各种省略、替代和变化。所附权利要求及其等同形式旨在覆盖会落入本发明的精神和范围之内的这些形式或修改。
权利要求
1.一种用于制造半导体发光元件的方法，包括: 将堆叠主体接合到衬底主体，所述堆叠主体包括在结构体中，所述结构体还包括生长衬底，所述堆叠主体设置在所述生长衬底上，所述堆叠主体包括第一导电类型的第一氮化物半导体膜、设置在所述第一氮化物半导体膜上的发光膜和设置在所述发光膜上的第二导电类型的第二氮化物半导体膜，拉伸应力被施加到所述堆叠主体； 去除所述生长衬底； 通过去除所述堆叠主体的一部分将所述堆叠主体划分成多个区域而形成多个堆叠体，所述堆叠体包括由所述第一氮化物半导体膜形成的第一氮化物半导体层、由所述第二氮化物半导体膜形成的第二氮化物半导体层和由所述发光膜形成的发光层； 对于每个所述堆叠体，在所述第一氮化物半导体层的与所述发光层相对的侧上的表面中形成凹凸部；以及 对于每个所述堆叠体，通过划分所述衬底主体来形成多个所述半导体发光元件，每个所述半导体发光元件均包括所述堆叠体和由所划分的衬底主体形成的支撑衬底。
2.根据权利要求1所述的方法，还包括通过以下步骤形成所述结构体: 在所述生长衬底上形成所述第一氮化物半导体膜； 在所述第一氮化物半导 体膜上形成所述发光膜；以及 在所述发光膜上形成所述第二氮化物半导体膜。
3.根据权利要求2所述的方法，其中: 所述形成所述结构体还包括:在所述生长衬底与所述第一氮化物半导体膜之间形成缓冲层，当去除所述生长衬底时，所述缓冲层用作停止物；并且 所述去除所述生长衬底还包括去除所述缓冲层。
4.根据权利要求3所述的方法，其中: 所述形成所述第一氮化物半导体膜还包括:在所述缓冲层上形成第一层并且在所述第一层上形成第二层，所述第二层的杂质浓度高于所述第一层的杂质浓度；并且 所述去除所述生长衬底还包括去除所述第一层。
5.根据权利要求1所述的方法，其中，所述生长衬底是Si衬底。
6.根据权利要求1所述的方法，还包括:在所述第一氮化物半导体层的与所述发光层相对的所述侧上的所述表面上形成第一电极，所述第一电极电连接至所述第一氮化物半导体层。
7.根据权利要求6所述的方法，其中，所述形成所述第一电极包括在所述第一氮化物半导体层的与所述发光层相对的所述侧上的所述表面中制作凹部，并且在所述凹部内形成所述第一电极。
8.根据权利要求1所述的方法，还包括:在将所述结构体的主表面接合到所述衬底主体之前，在所述第二氮化物半导体膜上形成蚀刻停止膜， 通过划分所述堆叠主体形成所述堆叠体包括:通过从所述第一氮化物半导体膜侧至所述蚀刻停止膜蚀刻所述堆叠主体来划分所述堆叠主体。
9.根据权利要求8所述的方法，还包括: 通过在将所述结构体的所述主表面接合到所述衬底主体之前去除所述蚀刻停止膜的一部分来暴露出所述第二氮化物半导体膜的一部分；以及在所述第二氮化物半导体膜的所述一部分上形成第二电极，所述第二电极电连接至所述第二氮化物半导体膜。
10.根据权利要求9所述的方法，其中，所述第二电极沿所述堆叠主体的堆叠方向的厚度与所述蚀刻停止膜沿所述堆叠方向的厚度相同。
11.根据权利要求8所述的方法，其中，所述蚀刻停止膜是选自S1、Al、T1、Zr、In、Sn和Ni中的至少一种的氧化物膜，所述至少一种的氮化物膜，或者所述至少一种的氧氮化物膜。
12.根据权利要求8所述的方法，其中，所述蚀刻停止膜是包括选自由N1、Pt、W、Au、Ti和Al组成的组中的至少一种元素的金属。
13.根据权利要求8所述的方法，其中，所述蚀刻所述堆叠主体是包括选自氯、氩、氟和硼中的一种元素的干法蚀刻。
14.根据权利要求1所述的方法，其中，将所述结构体接合到所述衬底主体包括:在所述堆叠主体上形成的第一接合膜，在所述衬底主体上形成第二接合膜，并且将所述第一接合膜接合到所述第二接合膜。
15.根据权利要求1所述的方法，其中，所述去除所述生长衬底包括:对所述生长衬底进行抛光以使得所述生长衬底的厚度不小于5 u m且不大于50 u m。
16.根据权利要求1所述的方法，其中，所述形成所述凹凸部包括:在所述第一氮化物半导体层上形成绝缘膜，通过去除所述绝缘膜的一部分来暴露出所述第一氮化物半导体层的一部分，并且使用所述绝缘膜作为掩模来蚀刻所述第一氮化物半导体层的所述一部分。
17.根据权利要求16所述的方法，其中，所述绝缘膜覆盖所述堆叠体的侧表面。
18.根据权利要 求1所述的方法，其中，所述凹凸部的表面粗糙度不小于IOOnm且不大于 3000nm。
19.根据权利要求1所述的方法，还包括:在所述衬底主体的背表面上形成背表面电极， 所述背表面是所述衬底主体的与所述衬底主体的接合表面相对的侧上的表面，所述接合表面接合到所述堆叠主体。
20.根据权利要求19所述的方法，其中，所述形成所述背表面电极还包括:对所述衬底主体进行抛光以使得所述衬底主体的厚度不小于50 y m且不大于250 u m。
全文摘要
本发明公开了一种用于制造半导体发光元件的方法。根据一个实施例，公开了一种用于制造半导体发光元件的方法。所述方法可以包括将结构体的堆叠主体接合到衬底主体。所述结构体包括生长衬底和设置在所述生长衬底上的所述堆叠主体。所述堆叠主体包括第一氮化物半导体膜、设置在所述第一氮化物半导体膜上的发光膜和设置在所述发光膜上的第二氮化物半导体膜。所述方法可以包括去除所述生长衬底。所述方法可以包括形成多个堆叠体。所述方法可以包括在第一氮化物半导体层的表面中形成凹凸部。所述方法可以包括形成多个半导体发光元件。
文档编号H01L33/24GK103165778SQ20121052570
公开日2013年6月19日 申请日期2012年12月7日 优先权日2011年12月9日
发明者佐藤泰辅, 财满康太郎, 田岛纯平, 杉山直治, 布上真也 申请人:株式会社东芝