专利名称:静态随机存储器及其制造方法
技术领域：
本发明涉及一种静态随机存储器(Random Access Memory，以下简称SRAM)以及制造该存储器的方法。
背景技术：
静态随机存储器(SRAM)是一种能够使用锁存的方式(latch manner)在电路中存储数据的存储器件。该SRAM器件运行速度高且功耗低，并且与动态随机存储器(dynamic random access memory，简称DRAM)不同，它不需定期更新所存储的信息。
通常，SRAM包括两个下拉(pull-down)器件、两个存取(access)器件，以及两个上拉(pull-up)器件，该SRAM根据下拉器件的结构分为三种类型全互补金属氧化物半导体(Complementary Metal-Oxide Semiconductor，简称CMOS)型、高负载电阻器(high load resistor，简称HLR)型、以及薄膜晶体管(thin film transistor，简称TFT)型。全CMOS型的SRAM使用p-沟道体金属氧化物半导体场效应晶体管(MOSFET)作为下拉器件。HLR型SRAM使用具有较高电阻值的多晶硅层作为上拉器件。TFT型的SRAM使用p-沟道多晶硅TFT作为上拉器件。在此，TFT型的SRAM可以显著地减小单元的尺寸，因此方便其用于仅作为存储器件使用的半导体存储器件。
SRAM具有多种结构，其中最常用的是包括6个晶体管的全CMOS型SRAM。而且，全CMOS型SRAM使用p-沟道TFT以因其较大的面积而增大存储器单元的集成度。然而，由于电源电位层Vcc的高阻性，全CMOS型SRAM运行速度较低。
发明内容因此，本发明涉及一种SRAM的结构，其中可进一步提高驱动能力。
本发明的目的是提供一种制造SRAM的方法，其中电源电位层(powersupply potential layer)靠近地电位层(ground potential layer)设置以提高该SRAM的运行速度，并且可以有效地避免在该电源电位层和该地电位层之间出现的闩锁现象。
根据本发明的一个方案，本发明提供一种静态随机存储器(SRAM)，其包括由金属氧化物半导体(MOS)晶体管构成的第一存取晶体管和第二存取晶体管；由金属氧化物半导体晶体管构成的第一驱动晶体管和第二驱动晶体管；以及用作上拉器件的第一和第二p-沟道薄膜晶体管(TFTs)。该SRAM包括地电位层，其作为该第一驱动晶体管和该第二驱动晶体管的共用源极设置，并且通过将掺杂剂注入半导体衬底而形成；电源电位层，其与第一p-沟道TFT和第二p-沟道TFT的源极连接；以及绝缘层，其形成在该衬底上并置于该地电位层和该电源电位层之间。
根据本发明的又一方案，本发明提供一种制造SRAM的方法，其中该SRAM包括由金属氧化物半导体(MOS)晶体管构成的第一存取晶体管和第二存取晶体管；由金属氧化物半导体晶体管构成的第一驱动晶体管和第二驱动晶体管；以及用作上拉器件的第一p-沟道薄膜晶体管(TFT)和第二p-沟道薄膜晶体管。该方法包括以下步骤以预定宽度形成露出半导体衬底的有源区的光致抗蚀剂图案；将掺杂剂注入该有源区中由该光致抗蚀剂图案露出的部分，并由此形成地电位层；去除该光致抗蚀剂图案；在该地电位层上形成绝缘层；以及在该绝缘层上形成电源电位层。
图1为示出根据本发明实施例的静态随机存储器(SRAM)的电路图；图2A为示出根据本发明的实施例的SRAM的布局图，以及图2B是沿图2A中的线A-A剖切的截面图；以及图3A、图3B和图3C是用于解释根据本发明的实施例在SRAM中平行形成电源电位层和地电位层的方法的截面图。
具体实施方式以下，将结合附图描述根据本发明实施例的一种静态随机存储器(SRAM)以及制造该存储器的方法。
在以下对本发明的实施例的说明中，当一层形成在又一层上时，其可以直接地形成在另一层上，或可以出现一个或多个插入层。
图1为示出根据本发明实施例的静态随机存储器(SRAM)的电路图。在此，PMOS晶体管作为电阻器件举例使用。而且图2A为示出根据本发明实施例的SRAM的布局图，以及图2B是沿图2A的线A-A剖切的截面图。
参照图1，SRAM单元包括第一存取NMOS晶体管(TFT)Ta1和第二存取NMOS晶体管(TFT)Ta2，所述的晶体管通过存储器单元的第一节点N1和第二节点N2连接位线BL和位线条1BL；第一p-沟道薄膜晶体管Tf1和第二p-沟道薄膜晶体管Tf2，所述的TFT连接在电源电位层Vcc与节点N1和节点N2之间；以及第一驱动NMOS晶体管Td1和第二驱动NMOS晶体管Td2，所述的晶体管连接在节点N1和节点N2与地电位层Vss之间。
在此，第一p-沟道薄膜晶体管Tf1和第一驱动NMOS晶体管Td1由第二节点N2的信号控制，由此，向第一节点N1提供电源电位层Vcc或地电位层Vss的电压。同样，第二p-沟道薄膜晶体管Tf2和第二驱动NMOS晶体管Td2由第一节点N1的信号控制，由此，向第二节点N2提供电源电位层Vcc或地电位层Vss的电压。作为存取器件的第一存取NMOS晶体管Ta1、作为下拉器件的第一驱动NMOS晶体管Td1、以及作为上拉器件的第一p-沟道薄膜晶体管Tf1的交汇点为存储数据的第一节点N1，而第二存取NMOS晶体管Ta2，第二驱动NMOS晶体管Td2，以及第二p-沟道薄膜晶体管Tf2交汇的另一点为存储数据的第二节点N2。
参照图2A和图2B，n-型半导体衬底100具有阱101，其中注入有相反传导类型的掺杂剂(例如，p-型掺杂剂)；以及有源区102，其通过隔离层限定。第一存取NMOS晶体管Ta1的栅极110和第二存取NMOS晶体管Ta2的栅极120连接至字线WL。通过注入n-型掺杂剂形成的第一存取NMOS晶体管Ta1的源极112s和第二存取NMOS晶体管Ta2的源极122s，分别通过接触部114和124连接至位线BL和位线条1BL。
同时，通过注入n-型掺杂剂形成的第一存取NMOS晶体管Ta1的漏极112d和第一驱动NMOS晶体管Td1的漏极132d，与通过注入p-型掺杂剂形成的第一p-沟道薄膜晶体管Tf1的漏极152d连接，并与第二驱动NMOS晶体管Td2的栅极140和第二p-沟道薄膜晶体管Tf2的栅极160通过接触部180a、180b和180c连接。同样，通过注入n-型掺杂剂形成的第二存取NMOS晶体管Ta2的漏极122d和第二驱动NMOS晶体管Td2的漏极142d与通过注入p-型掺杂剂形成的第二p-沟道薄膜晶体管Tf2的漏极162d连接，并与第一驱动NMOS晶体管Td1的栅极130和第一p-沟道薄膜晶体管Tf1的栅极150通过接触部190a、190b和190c连接。
而且，注入p-型掺杂剂的第一p-沟道薄膜晶体管Tf1的源极152s和第二p-沟道薄膜晶体管Tf2的源极162s分别通过接触部154和164连接至电源电位层Vcc。电源电位层Vcc大致位于有源区102的中间。并且第一驱动NMOS晶体管Td1的栅极130和第二驱动NMOS晶体管Td2的栅极140平行排列在电源电位层Vcc的相对侧上。而且，绝缘层210夹持于电源电位层Vcc与栅极130和栅极140之间。
参照图2B，地电位层Vss穿过另一绝缘层200形成在电源电位层Vcc的下方。地电位层Vss形成为掩埋层BN+，其通过在有源区102注入n-型掺杂剂形成。而且，地电位层Vss用作第一驱动NMOS晶体管Td1和第二驱动NMOS晶体管Td2的共用源极，其中第一驱动NMOS晶体管Td1和第二驱动NMOS晶体管Td2形成在电源电位层Vcc的相对侧上。
在上述的SRAM中，地电位层Vss通过形成于电源电位层Vcc的强电场激活。而且，当地电位层Vss被激活时，产生使第一驱动NMOS晶体管Td1和第二驱动NMOS晶体管Td2的沟道长度缩短的效果。因此，可以提高该SRAM的运行速度。
同时，如图2B所示，为了避免当电源电位层Vcc和地电位层Vss短路时出现闩锁现象，绝缘层200形成在电源电位层Vcc和地电位层Vss之间。尤其是，绝缘层200的相对端形成为鸟喙形状，从而具有两面凸的形状。
在下文中，将参考附图3A、图3B和图3C描述形成具有上述结构的电源电位层Vcc和地电位层Vss的方法。
首先，如图3A所示，在衬底100上形成具有大致穿过该有源区中心的开口的光致抗蚀剂图案204。将使用光致抗蚀剂图案204作为掩模注入n-型掺杂剂I露出的衬底中，因此形成BN+(掩埋N+)扩散区域，该区域将用作地电位层Vss。这时，由于衬底的顶面是打开的，离子的注入允许凹口202形成在露出衬底的顶面上。
接着，如图3B所示，完全去除光致抗蚀剂图案204，然后，完全去除衬底的顶面。通过氧化形成的氧化层由于凹口202和注入的掺杂剂在地电位层Vss上膨胀。换言之，形成在地电位层Vss上的绝缘层200的相对端形成为鸟喙形状，从而具有两面凸的形状。
另一氧化层200a可以形成在有源区中未注入掺杂剂的剩余处。如图3C所示，氧化层200a被后续的工艺完全去除。掺杂多晶硅层或使用钨的导电层形成在绝缘层200上，由此形成电源电位层Vcc。这样，电源电位层Vcc和地电位层Vss通过绝缘层200分开，可以有效地避免闩锁现象。
在本发明的SRAM中，电源电位层和地电位层彼此平行设置。这样，地电位层由电源电位层产生的强电场激活。地电位层的激活提高了所述驱动NMOS晶体管的运行速度。结果，SRAM的运行速度得到了极大地提高。而且，使用形成在彼此靠近的电源电位层和地电位层之间两面凸的绝缘层，可以有效地避免闩锁现象。
而且，根据本发明，所述驱动NMOS晶体管彼此点对称地形成。这一点也同样应用于存取NMOS晶体管。这样，可以保持SRAM单元的对称性，以提高SRAM的稳定性。
另外，所述驱动NMOS晶体管Td1和Td2的栅极110和120竖直地形成，由此，在衬底的平面上占据的面积最小。结果，也提高了SRAM单元的集成度。
本领域的技术人员应当清楚可以对本发明进行多种修改和改型。因此，旨在说明本发明覆盖所提供的落入附属权利要求
书和其等同范围的修改和改型。
权利要求
1.一种静态随机存储器，其包括由金属氧化物半导体晶体管构成的第一存取晶体管和第二存取晶体管；由金属氧化物半导体晶体管构成的第一驱动晶体管和第二驱动晶体管；以及用作上拉器件的第一p-沟道薄膜晶体管和第二p-沟道薄膜晶体管，所述的静态随机存储器还包括地电位层，其设置作为该第一驱动晶体管和该第二驱动晶体管的共用源极，并且通过将掺杂剂注入半导体衬底而形成；电源电位层，与第一p-沟道薄膜晶体管和第二p-沟道薄膜晶体管的源极连接；以及绝缘层，形成在该衬底上，并夹持于该地电位层和该电源电位层之间。
2.如权利要求
1所述的静态随机存储器，其中，该地电位层和该电源电位层彼此平行地设置。
3.如权利要求
1所述的静态随机存储器，其中，该绝缘层为通过氧化该衬底形成的氧化层。
4.如权利要求
3所述的静态随机存储器，其中，该氧化层形成两面凸的形状。
5.如权利要求
1所述的静态随机存储器，其中，该第一驱动晶体管和该第二驱动晶体管具有相对设置在该电源电位层的相对侧上的栅极。
6.一种制造静态随机存储器的方法，其中，该静态随机存储器包括由金属氧化物半导体晶体管构成的第一存取晶体管和第二存取晶体管由金属氧化物半导体晶体管构成的第一驱动晶体管和第二驱动晶体管；以及用作上拉器件的第一p-沟道薄膜晶体管和第二p-沟道薄膜晶体管，该方法包括以下步骤以预定宽度形成露出半导体衬底的有源区的光致抗蚀剂图案；将掺杂剂注入该有源区中由该光致抗蚀剂图案露出的部分，以由此形成地电位层；去除该光致抗蚀剂图案；在该地电位层上形成绝缘层；在该绝缘层上形成电源电位层。
7.如权利要求
6所述的方法，其中，形成绝缘层的步骤包括以下步骤氧化该衬底以形成氧化层；以及除去形成在该地电位层上的该氧化层之外的其余氧化层。
8.如权利要求
7所述的方法，其中，形成在该地电位层上的该氧化层形成两面凸的形状。
9.如权利要求
6所述的方法，其中，该地电位层和该电源电位层彼此平行地形成。
专利摘要
本发明公开了一种静态随机存储器(SRAM)，其包括由金属氧化物半导体(MOS)晶体管构成的第一存取晶体管和第二存取晶体管；由金属氧化物半导体(MOS)晶体管构成的第一驱动晶体管和第二驱动晶体管；以及用作上拉器件使用的第一p－沟道薄膜晶体管(TFT)和第二p－沟道薄膜晶体管。该SRAM包括地电位层，其设置作为该第一驱动晶体管和该第二驱动晶体管的共用源极，并且通过将掺杂剂注入半导体衬底而形成；电源电位层，其与第一p－沟道TFT和第二p－沟道TFT的源极连接；以及绝缘层，其形成在该衬底上并置于该地电位层和该电源电位层之间。
文档编号H01L21/8244GK1992281SQ200610170188
公开日2007年7月4日 申请日期2006年12月25日
发明者朴盛羲 申请人:东部电子股份有限公司导出引文BiBTeX, EndNote, RefMan