专利名称：半导体元件互连器件及其制造方法
技术领域：
本发明涉及半导体元件互连器件及其制造方法，更具体地说，涉及适于利用互连布线把半导体元件连在一起的半导体元件互连器件，以便显示电和结构特性，还涉及制造上述半导体元件互连器件的方法。
通常，具有热和结构稳定性的多晶硅化物，被广泛用于将半导体元件互连接在一起。上述多晶硅化物由多晶硅和硅化物组成。利用多晶硅，和硅化物下面的绝缘膜形成一个结。另一方面，利用硅化物限定电流区。
按常规，在扩散区用相同的杂质掺杂多晶硅，以便连接多晶硅化物和杂质扩散区。
为了把P型和N型杂质扩散区连接在一起，常规方法包括在P型和N型杂质扩散区上淀积非掺杂硅膜，然后在P型和N型杂质扩散区分别注入P型和n型杂质。
但是，常规方法有各种问题。
即，为了连接不同导电类型的杂质扩散区，常规方法需要二次离子注入步骤。此外，整个工艺是复杂的，因为在各步骤形成的区域，应当控制形成接触区的离子注入工艺条件。
由于采用上述复杂工艺，常规方法降低了半导体器件的可靠性。结果不可能制成高集成的半导体器件。
因此，本发明的目的是解决现有技术中存在的问题，并提供一种半导体元件互连器件及其制造方法，该器件具有能简化半导体元件之间互连的结构，因此，能制成高集成的和改善可靠性的半导体器件。
按照本发明的一个方案，它提供一半导体元件互连器件，连接在半导体衬底上形成的各杂质扩散区，每个杂质扩散区有不同的电导率，该器件包括在半导体衬底上形成的第1导电类型阱和第2导电类型的阱，第1导电类型阱有第2导电类型杂质扩散区，而第2导电类型阱有第1导电类型杂质扩散区；在半导体衬底上形成绝缘膜，绝缘膜限定接触孔，用以分别露出第1和第2导电类型杂质扩散区；第1杂质扩散半导体层和第2杂质扩散半导体层分别形成在各自接触孔底部露出的第1和第2导电类型杂质扩散区；在第1和第2杂质扩散半导体层上形成硅膜，用于相互连接它们。
按照另一方案，本发明提供一种制造半导体元件互连器件的方法，该器件适于连接在半导体衬底上形成的各杂质扩散区，各杂质扩散区有不同的电导率，该方法包括下列步骤在半导体衬底上形成第1导电类型阱和第2导电类型阱；在第2导电类型的阱区注入第1导电类型的杂质离子，因此，形成相互不接触的第1导电类型杂质扩散区；在第1导电类型的阱区注入第2导电类型的杂质离子，因此形成相互不接触的第2导电类型杂质扩散区；在形成第2导电类型杂质扩散区后获得的结构的整个露出的表面上面形成绝缘膜；选择地除去绝缘膜，因此形成露出第1和第2导电类型杂质扩散区的接触孔；在形成接触孔后获得的结构的整个露出表面上面形成半导体层；在半导体层上面形成硅化物膜；对形成硅化物膜后形成的最终结构进行退火，因此，把第1和第2导电类型的杂质扩散区的杂质离子扩散入半导体层中。
通过参考下列附图对实施例的说明，本发明的其它目的和各种方案将显而易见。
图1A到图1C是分别表示按照本发明制造半导体元件互连器件一种方法各顺序步骤的剖视图。
图1A到图1C分别表示按照本发明制造半导体元件互连器件一种方法的各顺序步骤。
如图1A所示，按照本发明，首先把N型杂质离子和P型杂质离子注入到半导体衬底中，因此，分别形成N阱11和P阱12。
以后，在半导体衬底所要求的部分，相应于无源区，分别形成隔离元件的绝缘膜13。通过这些隔离元件的绝缘膜13，用有源区和无源区限定半导体衬底。
在半导体衬底的每个有源区上，形成栅氧化膜14。在每一个栅氧化膜14上，形成栅电极15。
利用栅电极15作为掩膜，用高浓度的P型杂质和N型杂质掺杂半导体衬底的N阱11和P阱12。因此分别形成高掺杂的P型杂质扩散区16和高掺杂的N型杂质扩散区17。
在获得的结构的整个暴露表面上，形成绝缘膜18，用于平面化表面。绝缘膜18由BPSG膜组成，显示出一种流动性或者多层的USG/BPSG膜。
如图1B所示，利用接触掩膜(未表示)，通过腐蚀工艺，选择地除去绝缘膜18，由此形成第1和第2接触孔19和20，分别露出P型和N型杂质扩散区16和17。
在获得的结构的整个露出表面上，形成一较薄厚度的未掺杂的硅膜21。未掺杂的膜21，通过第1和第2接触孔19和20和半导体衬底相接触。最好，硅膜21有大约200埃到约700埃的厚度。
在硅膜21上面，淀积具有要求厚度的硅化物膜22。在硅膜21不被掺杂的条件下，实现硅化物膜22的淀积。最好，硅化物膜22具有大约500埃到3000埃的厚度。
接，如图1C所示，利用一个掩膜(未表示)，按照腐蚀工艺顺序地腐蚀硅化物膜22和硅膜21的要求腐蚀的部分。
留有工艺余量的腐蚀硅化膜22和硅膜21，足以防止第1和第2接触孔19和20被损坏。换句话说，即使在腐蚀后，硅膜21和硅化膜22在第1和第2接触孔19和20中，仍然相互连接。
以后，把获得的结构在大约800℃到大约900℃退火，结果掺杂在P型和N型杂质扩散区16和17中的杂质离子被扩散到分别位于第1和第2接触孔19和20较低部分的未掺杂硅膜21的部分21a中，因此，形成掺杂硅膜23和24。
结果，在通过隔离元件的绝缘膜13相互隔离的半导体衬底的相邻有源区，分别形成的杂质扩散区可能相互连接，因此，使其分别与相邻有源区相关的半导体元件相互连接。
由上述说明显而易见，按照本发明提供的半导体元件互连的器件及其制造方法产生多种上效果。例如，按照本发明，利用简单工艺，使在半导体衬底中形成的不同导电类型杂质扩散区互连。因此，可能改善半导体器件的可靠性。
因为本发明简化了制造半导体元件互连器件，改善了半导体器件的可靠性，所以实现了半导体器件的高集成化。
虽然为了说明发明目的，公开了本发明的优选实施例，但是本领域技术人员应该了解，可能进行的各种修改，增加和减少均不脱离本发明附有的权利要求所公开的发明保护范围和精神实质。
权利要求
1.一种半导体元件互连器件，连接在半导体衬底上形成的杂质扩散区，各杂质扩散区有不同的导电率，该器件包括在半导体衬底上形成的第1导电类型的阱和第2导电类型的阱，第1导电类型的阱有第2导电类型的杂质扩散区，而第2导电类型的阱有第1导电类型的杂质扩散区；在半导体衬底上形成绝缘膜，绝缘膜限定接触孔，分别露出第1和第2导电类型杂质扩散区；第1杂质扩散半导体层和第2杂质扩散半导体层分别形成在各自接触孔底部露出的第1和第2导电类型的杂质扩散区；在第1和第2杂质扩散半导体层上形成硅化物膜，并且相互连接它们。
2.按照权利要求1的半导体元件互连器件，其特征是第1杂质扩散半导体层由与第1导电类型杂质扩散区的电导率相同的材料组成。
3.按照权利要求1的半导体元件互连器件，其特征是第2杂质扩散半导体层是由与第2导电类型杂质扩散区的电导率相同的材料组成。
4.按照权利要求1的半导体元件互连器件，其特征是第1杂质扩散半导体层的厚度为大约200埃到大约700埃。
5.按照权利要求1的半导体元件互连器件，其特征是第2杂质扩散半导体层的厚度为大约200埃到大约700埃。
6.按照权利要求1的半导体元件互连器件，其特征是硅化膜的厚度为大约500埃到3000埃。
7.按照权利要求1的半导体元件互连器件，其特征是绝缘膜是由BPSG膜组成。
8.按照权利要求1的半导体元件互连器件，其特征是绝缘膜是由多层的USG/BPSG膜组成。
9.按照权利要求1的半导体元件互连器件，还包括设置在绝缘膜和硅化物膜之间的半导体层。
10.一种制造半导体元件互连器件的方法，该器件互连在半导体衬底上形成的杂质扩散区，各杂质扩散区有不同的电导率，该方法包括下列步骤在半导体衬底上形成第1导电类型的阱和第2导电类型的阱，把第1导电类型的杂质离子注入到第2导电类型的阱中，由此，形成相互不接触的第1导电类型杂质扩散区；把第2导电类型的杂质离子注入到第1导电类型的阱中，由此，形成相互不接触的第2导电类型的杂质扩散区；在形成第2导电类型杂质扩散区以后，在所获得的结构的整个露出表面上，形成绝缘膜；选择地除掉绝缘膜，因此，形成露出第1和第2导电类型的杂质扩散区的接触孔；在获得的结构整个露出表面上，形成半导体层；在半导体层上形成硅化物膜；退火形成硅化膜后所获得的结构，因此，第1和第2导电类型杂质扩散区的杂质离子被扩散到半导体层中。
11.按照权利要求10的方法，其特征是半导体层的厚度为大约200埃到大约700埃。
12.按照权利要求10的方法，其特征是硅化物膜厚度为大约500埃到3000埃。
13.按照权利要求10的方法，其特征是绝缘膜由BPSG膜组成。
14.按照权利要求10的方法，其特征是绝缘膜由多层的USG/BPSG膜组成。
15.按照权利要求10的方法，其特征是，在大约800℃到大约900℃的温度范围进行退火。
16.按照权利要求10的方法，其特征是，在退火步骤，杂质离子被扩散到位于各自接触孔底部半导体层要求扩散的部分中。
17.按照权利要求10的方法，其特征是，利用半导体层掺杂部分，使第1和第2导电类型的杂质扩散区分别和硅化膜相连。
全文摘要
一种制造半导体元件互连器件的方法，该器件连接在半导体衬底上形成的各杂质扩散区，每一杂质扩散区有不同的电导电率。该方法包括，在半导体衬底上形成第1导电类型的阱和第2导电类型的阱，在第2导电类型阱形成不相互接触的第1导电类型杂质扩散区，在第1导电类型阱形成不相互接触的第2导电类型杂质扩散区，在最终结构上面形成绝缘膜，选择地除掉绝缘膜，由此，形成露出第1和第2导电类型的杂质扩散区的接触孔，在最终结构上形成半导体层，在半导体层上面形成硅化物膜，退火最终结构，由此，把第1和第2导电类型杂质扩散区的杂质离子扩散到半导体层中。
文档编号H01L21/768GK1139820SQ9610726
公开日1997年1月8日 申请日期1996年3月29日 优先权日1995年3月29日
发明者金载甲 申请人:现代电子产业株式会社