鳍式场效应晶体管的形成方法
【技术领域】
[0001]本发明涉及半导体领域，尤其涉及鳍式场效应晶体管的形成方法。
【背景技术】
[0002]随着半导体产业向更低的技术节点的发展，渐渐开始从平面CMOS晶体管向三维FinFET (3D鳍式场效应晶体管)器件结构的过渡。FinFET中，栅极结构至少可以从两侧对沟道进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应。而且相对其它器件具有更好的与现有的集成电路生产技术的兼容性。
[0003]现有的鳍式场效应晶体管(FinFET)的结构，请参照图1，包括:半导体衬底10 ;位于半导体衬底10上的掩埋氧化层(BOX,Buried 0xide)ll ;在所述掩埋氧化层11上形成有凸起结构，所述凸起结构为FinFET的鳍(Fin)部12，鳍部12沿X方向延伸；栅极结构，沿Y方向(其中，X方向垂直于Y方向)横跨在鳍部12上，所述栅极结构覆盖鳍部12的顶部和侧壁，栅极结构包括栅介质层(未示出)和位于栅介质层上的栅极13。鳍部12的顶部以及两侧的侧壁与栅极结构相接触的部分均为沟道区，FinFET相当于具有多个栅极，有利于增大驱动电流，改善器件性能。
[0004]现有技术中的鳍式场效应晶体管的形成方法如下:
[0005]在所述半导体衬底10上形成有鳍部12。接着，形成栅极13，横跨在鳍部12上，并且鳍部12的顶部及侧壁与栅极13接触。然后，形成图案化的光刻胶，所述图案化的光刻胶露出鳍部12及其上的栅极部分，最后，对栅极13两侧的鳍部12进行离子注入形成源极和漏极。
[0006]但是，现有技术中的鳍式场效应晶体管(FinFET)的性能比较差。
【发明内容】
[0007]本发明解决的问题是现有技术中的鳍式场效应晶体管的性能比较差。
[0008]为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括:
[0009]提供半导体衬底，所述衬底上具有第一鳍部；
[0010]形成横跨所述第一鳍部的栅极，所述栅极覆盖部分所述第一鳍部的顶部和侧壁；
[0011]形成覆盖所述衬底和栅极的保护层；
[0012]在所述保护层上形成图案化的掩膜层，所述图案化的掩膜层露出所述第一鳍部位置处的保护层；
[0013]在同一工艺中去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层，形成图案化的保护层，所述图案化的保护层露出所述第一鳍部及其上的栅极；
[0014]加热所述衬底，之后以所述图案化的保护层为掩膜，对所述栅极两侧的第一鳍部进行离子注入，形成源极和漏极；
[0015]去除所述图案化的保护层。
[0016]可选的，形成覆盖所述衬底和栅极的保护层之前还包括下列步骤:
[0017]在所述半导体衬底上形成与第一鳍部相邻的第二鳍部，所述第一鳍部用于形成第一类型晶体管，第二鳍部用于形成第二类型晶体管；
[0018]所述栅极还横跨所述第二鳍部，覆盖部分所述第二鳍部的顶部和侧壁；
[0019]形成覆盖所述衬底、第一鳍部、第二鳍部和栅极的保护层；
[0020]在所述保护层上形成图案化的掩膜层，所述图案化的掩膜层露出所述第一鳍部位置处的保护层，覆盖所述第二鳍部位置处的保护层；
[0021]去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层，形成图案化的保护层，所述图案化的保护层露出所述第一鳍部及其上的栅极，覆盖所述第二鳍部及其上的栅极；
[0022]加热所述衬底，以所述图案化的保护层为掩膜，对所述栅极两侧的第一鳍部进行离子注入，形成源极和漏极；
[0023]去除图案化的保护层。
[0024]可选的，所述保护层的材料为非晶碳，所述图案化的掩膜层材料为光刻胶。
[0025]可选的，所述形成保护层的方法为沉积或旋涂。
[0026]可选的，所述图案化的掩膜层与所述保护层的厚度比为0.45:1?0.9:1。
[0027]可选的，去除覆盖所述第一鳍部位置处的保护层和图案化的掩膜层的方法为等离子体干法刻蚀。
[0028]可选的，去除图案化的保护层的方法为等离子体干法刻蚀。
[0029]可选的，所述干法刻蚀的刻蚀气体包含氧气。
[0030]可选的，所述干法刻蚀的刻蚀气体为二氧化硫和氧气的混合气体，所述二氧化硫与所述氧气的体积比为1:10?10:1。
[0031]可选的，所述加热所述衬底，所述加热温度大于等于300摄氏度。
[0032]可选的，所述第一类型晶体管为NMOS鳍式场效应晶体管，所述离子注入为磷离子、砷离子或者锑离子注入。
[0033]可选的，所述第一类型晶体管为PMOS鳍式场效应晶体管，所述离子注入为硼离子或者镓离子注入。
[0034]与现有技术相比，本发明的技术方案具有以下优点:
[0035]形成图案化的保护层，所述图案化的保护层露出第一鳍部及其上的栅极。加热所述衬底，对栅极两侧的第一鳍部进行高温离子注入形成源极和漏极时，第一鳍部内的非晶态硅的含量有所减小或者使得第一鳍部内的非晶态硅层的厚度有所减薄。此时，如果直接采用图形化的掩膜层覆盖衬底其他部分，图案化的掩膜层会随着温度的增加，流动性增强，从而无法确保在进行离子注入的工艺过程中，被图案化的掩膜层覆盖的衬底其他部分不会被离子注入，严重时，图案化的掩膜层会熔化，熔化后的图案化掩膜层会污染衬底，从而影响后续半导体器件的形成。而本发明采用对温度不敏感的图案化的保护层覆盖衬底其他部分，露出第一鳍部及其上的栅极。衬底温度升高时，保护层不会产生流动，甚至不会熔化，因此对栅极两侧的第一鳍部进行离子注入时可以防止衬底的其他部分被离子注入，进而防止了衬底的其他部分不会被熔化的掩膜层污染。从而实现了经过离子注入后的第一鳍部中的非晶态硅的含量有所减小或非晶态硅层有所减薄的目的，进而提高了后续形成的第一鳍式场效应晶体管的性能。
【附图说明】
[0036]图1是现有技术中的鳍式场效应晶体管的立体结构示意图；
[0037]图2是本发明具体实施例中的具有第一鳍部和第二鳍部的半导体衬底的立体结构示意图；
[0038]图3至图5是沿图2的AA方向形成的第一类型鳍式场效应晶体管的剖面结构示意图；
[0039]图6是随离子注入温度的升高，第一鳍部中的非晶化硅层厚度曲线示意图。
【具体实施方式】
[0040]现有技术中的鳍式场效应晶体管(FinFET)的性能比较差的原因如下:
[0041]形成栅极结构后，对栅极结构两侧的鳍部进行离子注入形成源极和漏极时，离子注入过程会使得鳍部12中的单晶态硅转化为非晶态硅，随着离子注入过程的持续，非晶态硅层的厚度会大幅度增加，严重时，会使得鳍部12内部都变为非晶态硅。与单晶态硅相比，非晶态硅的晶粒大小不均匀，排列杂乱无章，因此，由非晶态硅组成的鳍部阻值比较大。另夕卜，由非晶态硅组成的鳍部阻值或其他物理性质也较难确定，从而使得后续形成的鳍式场效应晶体管的整个物理性能较难控制，从而使形成的鳍式场效应晶体管的性能比较差。而且，随着半导体工艺的发展，为了提高栅极结构对沟道的控制能力，鳍部会越来越薄，因此上述缺陷对于越来越薄的鳍部影响会越明显。
[0042]因此，本发明提供一种鳍式场效应晶体管的形成方法。可以提高后续形成的鳍式场效应晶体管的性能。
[0043]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。具体如下:
[0044]参考图2，执行步骤S11，提供半导体衬底，所述衬底上具有第