号VSTV和第二输入信号 VI2为低电平。由于控制端Q的电压为VH-VT，第二晶体管T2打开，第一时钟信号V A通过导 通的第二晶体管T2给负载提供充电电流，栅极驱动电路单元的信号输出端输出的扫描信 号V OTT逐渐上升到V H。在该阶段，第一晶体管T1处于二极管连接状态；由于初始化信号VSTV 和第二输入信号VI2为低电平，于是第三晶体管T3和第四晶体管T4保持关断状态；维持使 能端P为低电平，于是，第五晶体管T5和第六晶体管T6也保持关断，因此控制端Q将处于 悬浮状态，由于自举效应，控制端Q被第一时钟信号V A親合至高电平2Vh-Vt。
[0041] 在下拉阶段（t4)，第一时钟信号V/变为低电平，第二晶体管T2保持打开，于是，栅 极驱动电路单元输出的扫描信号￥_下降至低电平，由于第一时钟信号VA的耦合作用，控制 端Q下降至V H-VT。
[0042] 在低电平维持阶段（t5)，第二输入信号VI2为高电平，第四晶体管T4和第八晶体 管T8响应第二输入信号V I2的高电平导通。于是，控制端Q被导通的第四晶体管T4下拉至 低电平；自补偿电压％通过导通的第八晶体管T8传输到维持使能端P。维持使能端P电压 上升，当维持使能端P电压超过第五晶体管T5和第六晶体管T6的阈值电压时，第五晶体管 T5和第六晶体管T6响应维持使能端P的电位导通，于是，驱动模块20的控制端Q以及栅极 驱动电路单元的信号输出端的电位被下拉至低电平，从而使得控制端Q以及栅极驱动电路 单元的信号输出端上因时钟信号或噪声信号引起的电荷积累可以通过下拉晶体管（即第 五晶体管T5和第六晶体管T6)泄放掉。
[0043] 栅极驱动电路中各个晶体管在长时间栅极电压应力作用下，其阈值电压会发生漂 移从而影响电路寿命，直流电压应力对晶体管的影响尤为明显。本实施例中，除了第五晶体 管T5、第六晶体管T6以及第九晶体管T9工作在直流偏置之下，其他晶体管都工作在低频 脉冲偏置下，阈值电压漂移较小，对其工作状态没有明显影响。由于加载在第五晶体管T5、 第六晶体管T6以及第九晶体管T9控制极（例如栅极）的电位为正电压，这三个晶体管的 阈值电压将会上升，这三个晶体管的控制极电压均为维持使能端P的电压，第二极（例如源 极）电压均为低电平端V ss的低电平V y因此，可以近似地认为这三个晶体管的阈值电压漂 移规律相近。随着时间推移，第九晶体管T9的阈值电压上升，第九晶体管T9控制极上形成 的电压V K也会跟随上升，从而能够弥补第五晶体管T5和第六晶体管T6的阈值电压提升而 导致的导通能力下降，这种下拉晶体管控制极电压自适应的提升能够有效维持控制端Q以 及栅极驱动电路单元的信号输出端的低电平。通过调整恒流源产生的恒定电流I KEF及第九 晶体管T9、第五晶体管T5和第六晶体管T6的晶体管的尺寸，能够使维持使能端P的电压 在GOA电路早期工作时是一个高于阈值电压不多的较低电压，之后随着第九晶体管T9的阈 值电压提升，维持使能端P的电压才自适应提升，相对第九晶体管T9、第五晶体管T5和第 六晶体管T6有一个较为恒定的低栅极-源极电压差（过驱动电压），因此这三个晶体管的 阈值电压漂移速度会比较慢，使这三个晶体管在很长时间内能够正常工作，从而延长了 GOA 电路的工作寿命。
[0044] 实施例二：
[0045] 与上述实施例不同之处在于，在上述实施例中，第三晶体管T3的第一极连接至驱 动模块20的控制端Q，其第二极用于连接至低电平端V ss，通过第三晶体管T3直接对驱动模 块20的控制端Q进行放电初始化，本实施例中，通过第三晶体管T3向维持使能端P提供有 效电平以实现控制端Q的初始化放电，并且，可以节省第四晶体管T4。
[0046] 请参考图3,为本实施例公开的一种栅极驱动电路单元的电路结构图。第三晶体 管T3第一极连接至控制极，并用于输入初始化信号V STV，第三晶体管T3的第二极连接至维 持使能端P。
[0047] 请参考图2,本实施例栅极驱动电路单元的工作时序同上述实施例，其工作过程大 致相同，所不同的是，在初始化阶段：初始化信号V STV为高电平，于是，第三晶体管T3导通， 初始化信号VSTV通过导通的第三晶体管T3传输至维持使能端P。于是，第五晶体管T5和第 六晶体管T6会响应维持使能端P的有效电平导通，从而使得驱动模块20的控制端Q和栅 极驱动电路单元的信号输出端分别通过导通的第五晶体管T5和第六晶体管T6放电至低电 平端V ss，于是分别完成了驱动模块20的控制端Q和栅极驱动电路单元的信号输出端电位 初始化。
[0048] 本实施例公开的栅极驱动电路单元中，其它工作阶段与上述实施例大致相同，在 此不再赘述。
[0049] 实施例三：
[0050] 为了防止栅极驱动电路单元在非低电平维持阶段，自适电压产生模块40向电路 单元输出自补偿电压VK而影响栅极驱动电路单元正常工作，在实际应用过程中，还可以在 自适电压产生模块40中增加适当的开关晶体管，以控制自适电压产生模块40的工作状态。
[0051] 请参考图4a和图4b，为本实施例公开的一种自适电压产生模块40电路结构不意 图，本实施例公开的自适电压产生模块40还包括：第十晶体管T10和第十一晶体管T11，以 实现对自适电压产生模块40的开关控制。其中，
[0052] 第十一晶体管T11连接至恒流源的第二端和第九晶体管T9的第一极之间，具体 地，第十一晶体管T11的第一极连接至恒流源的第二端，第十一晶体管T11的第二极连接至 第九晶体管T9的第一极。
[0053] 在一种实施例中，请参考图4a，第十晶体管10连接至第九晶体管T9的第一极和第 九晶体管T9的控制极之间，具体地，第十晶体管10的第一极连接至第九晶体管T9的第一 极，第十晶体管10的第二极连接至第九晶体管T9的控制极；或者，
[0054] 在另一种实施例中，请参考图4b，第十晶体管10连接至第^^一晶体管T11的第一 极和第九晶体管T9的控制极之间，具体地，第十晶体管10的第一极连接至第十一晶体管 T11的第一极，第十晶体管10的第二极连接至第九晶体管T9的控制极。
[0055] 请参考图4a和图4b，第^^一晶体管T11的控制极连接至第十晶体管10的控制极， 用于输入第三输入信号V I3。第十一晶体管T11和第十晶体管10响应第三输入信号VI3的 有效电平导通以激励自适电压产生模块40工作。在具体实施例中，由于自适电压产生模块 40通常在低电平维持阶段才开始向栅极驱动电路单元传输自补偿电压V K，因此，在优选的 实施例中，第三输入信号VI3也可以由第二输入信号V 12提供。
[0056] 在优选的实施例中，自适电压产生模块40还可以进一步包括：第二电容C2,第二 电容C2并接在第九晶体管T9的控制极和第九晶体管T9的第二极之间。第二电容C2是： 例如当第十一晶体管T11和第十晶体管10关断时，实现维持自适电压产生模块40产生的 自补偿电压V K。
[0057] 请参考图4a和图4b，当第三输入信号V