I3为有效电平（例如高电平）时，第十晶 体管10和第^^一晶体管T11响应第三输入信号V I3的有效电平导通，恒流源产生的电流IKEF 流过第十晶体管10、第十一晶体管T11和第九晶体管T9,并在第九晶体管T9的控制极（例 如栅极）形成自补偿电压，自补偿电压V K可以表示为：
[0058]
【主权项】
1. 一种栅极驱动电路，包括级联的至少一个栅极驱动电路单元，所述栅极驱动电路单 元包括： 驱动模块（20)，用于通过其控制端（Q)的开关状态切换，将第一时钟信号（Va)传送到 栅极驱动电路单元的信号输出端，从而输出扫描信号（Vott); 输入模块（10)，用于控制驱动模块（20)的控制端（Q)切换开关状态； 低电平维持模块（30)，用于在其维持使能端（P)获得有效电平时将栅极驱动电路的信 号输出端和/或驱动模块（20)的控制端（Q)维持在低电平； 其特征在于，所述栅极驱动电路还包括至少一个自适电压产生模块（40)，自适电压产 生模块（40)的信号输出端用于连接至维持使能端（P)，自适电压产生模块（40)用于根据其 恒流源产生自补偿电压（Vk)，并通过其信号输出端传输给维持使能端（P)，以向维持使能端 (P) 提供有效电平。
2. 如权利要求1所述的栅极驱动电路，其特征在于， 所述输入模块（10)包括：第一晶体管（Tl)，第一晶体管（Tl)的控制极连接至第一极， 用于输入第一输入信号（V11);第一晶体管（Tl)的第二极连接至驱动模块（20)的控制端 (Q) ; 所述驱动模块（20)包括：第二晶体管（T2)，第二晶体管（T2)的第一极用于输入第一 时钟信号（Va)，第二晶体管（T2)的控制极为所述驱动模块（20)的控制端（Q)，第二晶体管 (T2)的第二极为所述栅极驱动电路单元的信号输出端； 所述第一输入信号（V11)的有效电平到来时间超前于所述第一时钟信号（Va)的有效电 平到来时间。
3. 如权利要求2所述的栅极驱动电路，其特征在于，在自适电压产生模块（40)和低电 平维持模块（30)之间还连接有：第八晶体管（T8); 第八晶体管（T8)的第一极用于连接至自适电压产生模块（40)的信号输出端，第八晶 体管（T8)的第二极连接至低电平维持模块（30)的维持使能端（P)，第八晶体管（T8)的控 制极用于输入第二输入信号（V12); 第八晶体管（T8)响应第二输入信号（V12)的有效电平导通第八晶体管（T8)的第一极 和第二极； 第二输入信号（V12)的有效电平到来时间滞后于所述第一时钟信号（Va)的有效电平结 束时间。
4. 如权利要求1所述的栅极驱动电路，其特征在于，所述低电平维持模块（30)包括： 第五晶体管（T5)和第六晶体管（T6); 第五晶体管（T5)的控制极连接至第六晶体管（T6)的控制极，连接节点为所述低电平 维持模块（30)的维持使能端（P);第五晶体管（T5)的第一极连接至驱动模块（20)的控制 端（Q);第五晶体管（T5)的第二极用于连接至低电平端（Vss); 第六晶体管（T6)的第一极连接至栅极驱动电路单元的信号输出端，第六晶体管（T6) 的第二极用于连接至低电平端（Vss)。
5. 如权利要求1-4任意一项所述的栅极驱动电路，其特征在于，所述自适电压产生模 块（40)包括：恒流源和第九晶体管（T9); 第九晶体管（T9)的第一极连接至第九晶体管（T9)的控制极；第九晶体管（T9)的控制 极为自适电压产生模块（40)的信号输出端；第九晶体管（T9)的第二极用于连接至低电平 端（Vss); 恒流源的第一端用于输入预设电位，恒流源的第二端连接至第九晶体管（T9)的第一 极。
6. 如权利要求5所述的栅极驱动电路，其特征在于，所述恒流源为电流大小可控电流 源。
7. 如权利要求6所述的栅极驱动电路，其特征在于，还包括恢复模块（50)，所述恢复模 块（50)包括：第十四晶体管（T14)，第十四晶体管（T14)的第一极连接至自适电压产生模 块（40)的信号输出端，第十四晶体管（T14)的第二极用于输入反偏电压（Vsa)，第十四晶 体管（T14)的控制极用于输入第四输入信号（V14);第十四晶体管（T14)响应第四输入信号 (V14)的有效电平导通，向自适电压产生模块（40)的信号输出端提供反偏电压（Vsa)。
8. 如权利要求5所述的栅极驱动电路，其特征在于，所述自适电压产生模块（40)还包 括：第十晶体管（TlO)和第^^一晶体管（Tll); 第十一晶体管（Tll)连接至恒流源的第二端和第九晶体管（T9)的第一极之间；第十一 晶体管（Tll)的第一极连接至恒流源的第二端，第十一晶体管（Tll)的第二极连接至第九 晶体管（T9)的第一极； 第十晶体管（10)连接至第九晶体管（T9)的第一极和第九晶体管（T9)的控制极之间； 第十晶体管（10)的第一极连接至第九晶体管（T9)的第一极，第十晶体管（10)的第二极连 接至第九晶体管（T9)的控制极；或者， 第十晶体管（10)连接至第十一晶体管（Tll)的第一极和第九晶体管（T9)的控制极之 间；第十晶体管（10)的第一极连接至第十一晶体管（Tll)的第一极，第十晶体管（10)的第 二极连接至第九晶体管（T9)的控制极； 第十一晶体管（Tll)的控制极连接至第十晶体管（10)的控制极，用于输入第三输入信 号（V13);第十一晶体管（Tll)和第十晶体管（10)响应第三输入信号（V13)的有效电平导通 以激励自适电压产生模块（40)工作。
9. 如权利要求5所述的栅极驱动电路，其特征在于，所述自适电压产生模块（40)还包 括：第二电容（C2);第二电容（C2)并接在第九晶体管（T9)的控制极和第九晶体管（T9)的 第二极之间。
10. -种显示装置，包括由多个像素构成的二维像素阵列，以及与阵列中每个像素相连 的第一方向的多条数据线和第二方向的多条栅极扫描线； 数据驱动电路，为数据线提供数据信号； 其特征在于，还包括： 如权利要求1-9任意一项所述的栅极驱动电路，为所述栅极扫描线提供栅极驱动信 号。
【专利摘要】提供一种栅极驱动电路，包括级联的至少一个栅极驱动电路单元，在栅极驱动电路单元的低电平维持使能端连接有自适电压产生模块，自适电压产生模块根据其恒流源产生自补偿电压，并传输给维持使能端，以向维持使能端提供有效电平。由于低电平维持模块中下拉晶体管发生阈值电压漂移时，会体现在维持使能端，因此，自适电压产生模块在其恒流源的作用下会根据阈值电压产生自补偿电压，从而能够弥补阈值电压的增加，使得下拉晶体管的过驱动电压恒定，保持良好的下拉能力，继而延长了栅极驱动电路的工作寿命。
【IPC分类】G09G3-20
【公开号】CN104821146
【申请号】CN201510201301
【发明人】张盛东, 冷传利, 胡治晋, 廖聪维
【申请人】北京大学深圳研究生院
【公开日】2015年8月5日
【申请日】2015年4月24日