一种防塌丝的半导体芯片封装用料盒的制作方法
【专利摘要】本实用新型涉及一种防塌丝的半导体芯片封装用料盒，包括料盒本体，料盒本体左半部设置有芯片端承载槽，料盒本体右半部设置有管脚端承载槽，芯片端承载槽与管脚端承载槽相配合；所述芯片端承载槽上边缘延伸有下压式限位片；述芯片端承载槽设置有芯片端承载槽上端面、芯片端承载槽下端面及芯片端承载槽内壁；管脚端承载槽设置有管脚端承载槽上端面、管脚端承载槽下端面及管脚端承载槽内壁；芯片端承载槽与管脚端承载槽内壁均镀有软金属层。本实用新型有效避免了TO92封装三极管产品在生产机搬运过程中的左右及上下晃动，防止塌丝现象发生。
【专利说明】一种防塌丝的半导体芯片封装用料盒
【技术领域】
[0001]本实用新型涉及半导体封装【技术领域】，特别涉及一种防塌丝的半导体芯片封装用料盒。
【背景技术】
[0002]半导体芯片封装过程中，在焊线工位对焊线后产品的线弧保护非常重要。T092封装三极管产品结构如图1所示，结构包括芯片端(101)和管脚端(102)，芯片端(101)包括有芯片及连接引线，在封装前产品的芯片端(101)裸露于外侧，由于缺少专有的承载料盒来承载T092封装三极管产品，在产品生产和搬运移动过程中，易于产生左右、上下晃动，造成塌丝现象发生，增加了作业的难度，影响产品质量稳定性及后续应用可靠性。
[0003]基于上述分析，寻求一种防塌丝的半导体芯片封装用料盒，提高产品可靠性，降低作业难度，显得尤为重要。
实用新型内容
[0004]本实用新型的目的是，针对现有T092封装三极管产品生产过程中，由于缺少专有的承载料盒，导致产品易于发生塌丝，增加了作业的难度，影响产品质量稳定性及后续应用可靠性的技术问题，提高一种半导体芯片封装用料盒，解决上述问题，防止塌丝现象发生，提高产品可靠性，降低作业难度。
[0005]本实用新型涉及一种防塌丝的半导体芯片封装用料盒，其特征在于，结构包括料盒本体(I )，所述料盒本体(I)左半部设置有芯片端承载槽(2)，料盒本体(I)右半部设置有管脚端承载槽(3)，芯片端承载槽(2)与管脚端承载槽(3)相配合；所述芯片端承载槽(2)上边缘延伸有下压式限位片(4);所述芯片端承载槽(2)设置有芯片端承载槽上端面(21)、芯片端承载槽下端面(22 )及芯片端承载槽内壁(23 );所述管脚端承载槽(3 )设置有管脚端承载槽上端面(31)、管脚端承载槽下端面(32)及管脚端承载槽内壁(33);所述芯片端承载槽
(2)与管脚端承载槽(3)内壁均镀有软金属层。
[0006]进一步，所述下压式限位片(4)与芯片端承载槽上端面(21)之间的水平夹角为-45。 。
[0007]进一步，所述芯片端承载槽(2)设置为竖直相接的多个。
[0008]进一步，所述管脚端承载槽(3)数量与芯片端承载槽(2)数量一致。
[0009]进一步，所述芯片端承载槽(2)大小与T092封装三极管的芯片端(101)相配合。
[0010]进一步，所述管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合。
[0011]进一步，所述下压式限位片(4)最顶端设置有限位片上端面(41)，下压式限位片
(4)最低端设置有限位片下端面(42)，下压式限位片(4)通过限位片上端面(41)与芯片端承载槽上端面(21)相接。
[0012]进一步，所述芯片端承载槽上端面(21)与芯片端承载槽下端面(22)之间的垂直距离为1.95?2.25cm,芯片端承载槽内壁(23)与限位片上端面(41)之间的垂直距离为4.00cm，限位片下端面(42)与芯片端承载槽下端面(22)的垂直距离为0.85?1.15cm。
[0013]进一步，所述管脚端承载槽上端面(31)与管脚端承载槽下端面(32)之间的距离为 0.85 ?1.15cm。
[0014]进一步，所述芯片端承载槽内壁(23)与管脚端承载槽内壁(33)之间的水平距离为 22.75 ?23.05cm。
[0015]1、本实用新型涉及一种防塌丝的半导体芯片封装用料盒，有益效果在于:本实用新型设计一种与T092封装三极管产品相匹配的芯片封装用料盒，该料盒的芯片端承载槽
(2)大小与T092封装三极管的芯片端(101)相配合，管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合，与此同时在芯片端承载槽(2)上边缘延伸有下压式限位片
(4)，利用下压式限位片(4)可实现对T092封装三极管的芯片端(101)及T092封装三极管的管脚端(102)的限位及卡位，避免T092封装三极管产品在搬运及生产过程中左右或上下晃动，造成塌丝。
[0016]2、本实用新型芯片端承载槽(2)与管脚端承载槽(3)内壁均镀有软金属层，避免产品放置过程中机械碰撞对产品造成的损伤。
【专利附图】
【附图说明】
[0017]图1为T092封装三极管产品结构示意图。
[0018]图2为本实用新型防塌丝的半导体芯片封装用料盒结构示意图。
[0019]图3为T092封装三极管放置于本实用新型防塌丝的半导体芯片封装用料盒上结构示意图。
【具体实施方式】
[0020]参阅附图1、附图2及附图3对本实用新型做进一步描述。
[0021]一种防塌丝的半导体芯片封装用料盒，其特征在于，结构包括料盒本体(1)，所述料盒本体(I)左半部设置有芯片端承载槽(2)，料盒本体(I)右半部设置有管脚端承载槽
(3)，芯片端承载槽(2)与管脚端承载槽(3)相配合；所述芯片端承载槽(2)上边缘延伸有下压式限位片(4);所述芯片端承载槽(2)设置有芯片端承载槽上端面(21)、芯片端承载槽下端面(22 )及芯片端承载槽内壁(23 );所述管脚端承载槽(3 )设置有管脚端承载槽上端面
(31)、管脚端承载槽下端面(32)及管脚端承载槽内壁(33);所述芯片端承载槽(2)与管脚端承载槽(3)内壁均镀有软金属层。
[0022]优选地，作为改进，所述下压式限位片(4)与芯片端承载槽上端面(21)之间的水平夹角为-45°。
[0023]优选地，作为改进，所述芯片端承载槽(2)设置为竖直相接的多个。
[0024]优选地，作为改进，所述管脚端承载槽(3)数量与芯片端承载槽(2)数量一致。
[0025]优选地，作为改进，所述芯片端承载槽(2)大小与T092封装三极管的芯片端(101)相配合。
[0026]优选地，作为改进，所述管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合。
[0027]优选地，作为改进，所述下压式限位片(4)最顶端设置有限位片上端面(41)，下压式限位片(4)最低端设置有限位片下端面(42)，下压式限位片(4)通过限位片上端面(41)与芯片端承载槽上端面(21)相接。
[0028]优选地，作为改进，所述芯片端承载槽上端面(21)与芯片端承载槽下端面(22)之间的垂直距离为1.95?2.25cm,芯片端承载槽内壁(23)与限位片上端面(41)之间的垂直距离为4.0Ocm,限位片下端面(42)与芯片端承载槽下端面(22)的垂直距离为0.85?1.15cm0
[0029]优选地，作为改进，所述管脚端承载槽上端面(31)与管脚端承载槽下端面(32)之间的距离为0.85?1.15cm。
[0030]优选地，作为改进，所述芯片端承载槽内壁(23)与管脚端承载槽内壁(33)之间的水平距离为22.75?23.05cm。
[0031]与现有技术相比，本实用新型设计一种与T092封装三极管产品相匹配的芯片封装用料盒，该料盒的芯片端承载槽(2)大小与T092封装三极管的芯片端(101)相配合，管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合，与此同时在芯片端承载槽
(2)上边缘延伸有下压式限位片(4)，利用下压式限位片(4)可实现对T092封装三极管的芯片端(101)及T092封装三极管的管脚端(102)的限位及卡位，避免T092封装三极管产品在搬运及生产过程中左右或上下晃动，造成塌丝。
[0032]本实用新型芯片端承载槽(2)与管脚端承载槽(3)内壁均镀有软金属层，避免产品放置过程中机械碰撞对产品造成的损伤。
[0033]如附图3所示，本实用新型在使用过程中，T092封装三极管的芯片端(101)放置于芯片端承载槽(2)中，T092封装三极管的管脚端(102)末端放置于管脚端承载槽(3)中，利用下压式限位片(4)对T092封装三极管的芯片端(101)及T092封装三极管的管脚端(102)进行限位，避免产品左右上下晃动。该料盒中，限位片下端面(42)与芯片端承载槽下端面
(22)之间的间隙允许T092封装三极管的管脚端(102)通过，而不允许T092封装三极管的芯片端(101)通过。
[0034]按照以上描述，即可完成对本实用新型的应用。
[0035]以上所述，仅为本实用新型较佳的【具体实施方式】，但本实用新型的保护范围并不局限于此，任何熟悉本【技术领域】的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。
【权利要求】
1.一种防塌丝的半导体芯片封装用料盒，其特征在于，结构包括料盒本体(1)，所述料盒本体(I)左半部设置有芯片端承载槽(2 )，料盒本体(I)右半部设置有管脚端承载槽(3 )，芯片端承载槽(2)与管脚端承载槽(3)相配合；所述芯片端承载槽(2)上边缘延伸有下压式限位片(4);所述芯片端承载槽(2)设置有芯片端承载槽上端面(21)、芯片端承载槽下端面(22)及芯片端承载槽内壁(23);所述管脚端承载槽(3)设置有管脚端承载槽上端面(31)、管脚端承载槽下端面(32 )及管脚端承载槽内壁(33 );所述芯片端承载槽(2 )与管脚端承载槽(3)内壁均镀有软金属层。
2.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述下压式限位片(4 )与芯片端承载槽上端面(21)之间的水平夹角为-45 °。
3.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述芯片端承载槽(2)设置为竖直相接的多个。
4.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述管脚端承载槽(3 )数量与芯片端承载槽(2 )数量一致。
5.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述芯片端承载槽(2)大小与T092封装三极管的芯片端(101)相配合。
6.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述管脚端承载槽(3)大小与T092封装三极管的管脚端(102)相配合。
7.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述下压式限位片(4)最顶端设置有限位片上端面(41)，下压式限位片(4)最低端设置有限位片下端面(42)，下压式限位片(4)通过限位片上端面(41)与芯片端承载槽上端面(21)相接。
8.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述芯片端承载槽上端面(21)与芯片端承载槽下端面(22 )之间的垂直距离为1.95?2.25cm,芯片端承载槽内壁(23)与限位片上端面(41)之间的垂直距离为4.0Ocm,限位片下端面(42)与芯片端承载槽下端面(22)的垂直距离为0.85?1.15cm。
9.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述管脚端承载槽上端面(31)与管脚端承载槽下端面(32)之间的距离为0.85?1.15cm。
10.根据权利要求1所述的防塌丝的半导体芯片封装用料盒，其特征在于，所述芯片端承载槽内壁(23)与管脚端承载槽内壁(33)之间的水平距离为22.75?23.05cm。
【文档编号】H01L21/67GK204257601SQ201420717983
【公开日】2015年4月8日 申请日期:2014年11月26日 优先权日:2014年11月26日
【发明者】许珈玮, 王昊, 蔡亮 申请人:四川大雁微电子有限公司