存储器的形成方法
【技术领域】
[0001]本发明涉及半导体技术领域，特别涉及一种存储器的形成方法。
【背景技术】
[0002]随着时代的发展，信息的存储越来越重要，非易挥发存储器是一种较为常用的信息存储器，它是靠电荷保存在浮栅上来存储0/1信息的。非易挥发存储器在无电维持时，也能很好的抗磁干扰，因此非易挥发存储器得到广泛应用。
[0003]隧道氧化层非易挥发存储器(Eprom Tannel Oxide, ΕΤ0Χ)是较为常用的一种非易挥发存储器，ETOX包括控制栅、浮栅、浮栅的栅氧层、控制栅浮栅间绝缘层和源区、漏区，通过对控制栅施加电压，源区的电子在隧道效应作用下到达浮栅，实现存储器的写操作，对控制栅施加相反电压，浮栅上的电子在隧道效应作用下离开浮栅，实现存储单元的擦操作。浮栅上的电荷能决定源漏极之间是否导通，而这种存储器源漏之间的导通状态决定了存储的信息是O或是I。控制栅与浮栅之间有绝缘层，它的作用是使控制栅和浮栅之间实现电绝缘，以保证浮栅存储的电荷具有持久性。目前采用较多的为ONO (氧化物一氮化硅一氧化物)复合结构。
[0004]随着半导体特征尺寸的缩小，ETOX中绝缘层的厚度不断减小，经常发生绝缘层附近的局部电场强度大于周围电场的强度，使得浮栅存储电荷的能力变差的现象，目前亟待一种存储器的形成方法，在不增大绝缘层厚度的条件下，降低存储器附近的局部电场强度，以提闻浮棚存储电荷的能力。
【发明内容】
[0005]本发明解决的问题是提供一种存储器的形成方法，能够在不增大绝缘层厚度的条件下，降低存储器附近的局部电场强度，以提高浮栅存储电荷的能力。
[0006]为解决上述问题，本发明提供一种存储器的形成方法，包括:
[0007]提供衬底；
[0008]在所述衬底上形成浮栅材料层；
[0009]图形化所述浮栅材料层及衬底，形成位于衬底上的浮栅以及位于浮栅之间的衬底中的开口 ；
[0010]在所述开口内部形成隔离材料层；
[0011]对所述浮栅顶部以及隔离材料层顶部进行第一化学机械研磨，以平坦化所述浮栅的上表面；
[0012]去除浮栅之间的部分隔离材料层，位于所述衬底中的隔离材料层形成隔离结构；
[0013]在所述浮栅侧壁、上表面以及隔离结构表面形成绝缘层。
[0014]可选的，在化学机械研磨的步骤中，抛光头的压力在O?3磅每平方英寸以内。
[0015]可选的，在第一化学机械研磨的步骤中，抛光头的转速在O?60转每分以内。
[0016]可选的，在第一化学机械研磨的步骤中，抛光溶液的流速在O?500毫升每分以内。
[0017]可选的，图形化所述浮栅材料层及衬底的步骤包括:
[0018]在浮栅材料层上形成硬掩模层；
[0019]图形化所述硬掩模层，使硬掩模层形成对应浮栅形状的硬掩模图形；以所述硬掩模图形为掩模，对硬掩模图形露出的浮栅材料层及衬底进行刻蚀，形成位于衬底上的浮栅以及位于浮栅之间的衬底中的开口。
[0020]可选的，在所述开口内部形成隔离材料层的步骤包括:在所述开口内部以及硬掩模层之间填充隔离材料，所述隔离材料覆盖所述硬掩模层，形成隔离材料层。
[0021]可选的，在填在所述开口内部形成隔离材料层的步骤包括:
[0022]对所述硬掩模图形和所述隔离材料层进行第二化学机械研磨，去除多余的隔离材料层，使剩余隔离材料层与硬掩模图形的表面齐平，，所述第二化学机械研磨的研磨强度大于第一化学机械研磨的研磨强度。
[0023]可选的，在第二化学机械研磨之后进行第一化学机械研磨步骤之前，还包括:去除硬掩模图形和位于硬掩模图形之间的隔离材料层。
[0024]可选的，去除浮栅之间的隔离材料层的步骤包括，采用湿法或干法刻蚀去除浮栅之间的隔离材料层。
[0025]可选的，在形成绝缘层以后，还包括:在浮栅顶部的绝缘层表面形成控制栅。
[0026]可选的，在形成控制栅以后，还包括:在浮栅露出的衬底中形成源区、漏区。
[0027]与现有技术相比，本发明的技术方案具有以下优点:
[0028]采用自对准隔离结构工艺，在形成浮栅以及浮栅之间的隔离材料层以后，对所述浮栅顶部以及隔离材料层顶部进行第一化学机械研磨，以平坦化所述浮栅的上表面，去除浮栅之间的隔离材料层，位于所述开口中的隔离材料层形成隔离结构，在浮栅侧壁、上表面以及隔离结构表面形成绝缘层。由于所述浮栅上表面平整度高，在浮栅上表面形成的绝缘层厚度均匀，使得绝缘层附近的局部电场强度与其他区域的电场强度接近，提高浮栅保持电荷的能力。
[0029]进一步的，在第一化学机械研磨的步骤中，压头的压力在3磅每平方英寸以内，抛光头的转速在60转每分以内，即第一化学机械研磨的研磨力较轻，研磨时间短，第一化学机械研磨仅将浮栅表面的凸起部磨平，对浮栅的高度影响小，避免因为化学机械研磨的强度过大而导致晶圆内浮栅高度的均匀性变差。
【附图说明】
[0030]图1是本发明存储器的形成方法一实施例的流程图；
[0031]图2至图8是图1所示形成方法一实施例各个步骤的的剖视图。
【具体实施方式】
[0032]随着半导体特征尺寸的缩小，存储器中尤其是ETOX中绝缘层的厚度不断减小，经常发生绝缘层附近的局部电场强度大于周围电场的强度，使得浮栅保持电荷的能力变差的现象。
[0033]对现有工艺绝缘层附近的局部电场强度大于周围电场的强度的现象进行了分析，现有工艺中浮栅上表面平整度差，使在浮栅上表面形成的绝缘层表面也不够平整、厚度均匀性差，导致绝缘层附近的局部电场强度大于周围电场的强度。
[0034]为了解决所述技术问题，本发明提供一种存储器的形成方法，采用自对准隔离结构工艺，在形成浮栅以及浮栅之间的隔离材料层以后，对所述浮栅顶部以及隔离材料层顶部进行化学机械研磨，以平坦化所述浮栅的上表面，在平整的浮栅上表面形成绝缘层。由于所述浮栅上表面平整度高，在浮栅上表面形成的绝缘层厚度均匀，使得绝缘层附近的局部电场强度与其他区域的电场强度接近，提高浮栅存储电荷的能力。
[0035]参考图1，示出了本发明存储器的形成方法一实施例的流程图。在本实施例中，所述存储器为ΕΤ0Χ，但是本发明存储器的形成方法所形成的存储器不限于ΕΤ0Χ，本发明存储器的形成方法大致包括以下步骤:
[0036]步骤SI，提供衬底；
[0037]步骤S2，在所述衬底上依次形成氧化层、浮栅材料层、硬掩模层；
[0038]步骤S3，图形化所述硬掩模层，使硬掩模层形成对应浮栅形状的硬掩模图形，以所述硬掩模图形为掩模，对硬掩模图形露出的氧化层、浮栅材料层及衬底进行刻蚀，形成浮栅氧化层、浮栅以及衬底中的开口 ；
[0039]步骤S4，在所述开口内部形成隔离材料层；
[0040]步骤S5，对所述浮栅顶部以及隔离材料层顶部进行第一化学机械研磨，以平坦化所述浮栅的上表面；
[0041]步骤S6，去除浮栅之间的隔离材料层，位于所述衬底中的隔离材料层形成隔离结构；
[0042]步骤S7，在所述浮栅侧壁、上表面以及隔离结构表面形成绝缘层。
[0043]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0044]参考图2，执行步骤SI，提供衬底100。在本实施例中，所述衬底100为硅衬底，在其他实施例中，所述衬底100还可以为锗硅衬底或绝缘体上硅衬底等其它半导体衬底，对此本发明不做任何限制。
[0045]继续参考图2，执行步骤S2，在所述衬底上依次形成氧化层101、浮栅材料层102、硬掩模层103。
[0046]在本实施例中，所述氧化层101的材料为氧化硅、所述浮栅材料层102的材料为多晶硅，所述硬掩模层103的材料为氮化硅，但本发明对氧化层101、浮栅材料层102、硬掩模层103的具体材料不做限制。
[0047]其中氧化层101的作用是形成浮栅氧化层。
[0048]参考图3，执行步骤S3，图形化所述硬掩模层103，使硬掩模层形成对应浮栅形状的硬掩模图形106，以所述硬掩模图形106为掩模，对硬掩模图形106露出的氧化层101、浮栅材料层102及衬底100进行刻蚀，形成浮栅氧化层104、浮栅105以及衬底中的开口 107