4保护鳍，在鳍102中形成穿通阻挡层108的掺杂区，该掺杂区位于鳍沟道的下方，用于防止鳍沟道的穿通。
[0039]而后，可以使用湿法腐蚀，如高温磷酸去除氮化硅的第一硬掩膜104，使用氢氟酸腐蚀去除一定厚度的隔离材料，保留部分的隔离材料在鳍102之间，从而形成了隔离110，如图5和图5A所示。
[0040]在步骤S02，在鳍上形成栅介质层112和伪栅极114，参考图6、图6A和6B所示。
[0041]具体地，首先分别淀积栅介质材料、伪栅介质材料以及第二硬掩膜材料，栅介质材料可以为热氧化层或高k介质材料等，在本实施例中可以为二氧化硅，可以通过热氧化的方法来形成。伪栅极材料可以为非晶硅、多晶硅等，本实施例中，为非晶硅。而后，形成图案化的第二硬掩膜116，在第二硬掩膜116的掩盖下，继续刻蚀，形成跨过鳍102的栅介质层112和伪栅极114，接着，在所述伪栅极的侧壁形成侧墙118，可以通过淀积氮化硅，而后进行RIE (反应离子刻蚀)来形成该侧墙118，如图6、图6A和6B所示。
[0042]在步骤S03，在伪栅极两端的鳍102上形成源漏区122，参考图8、图8A和8B所示。
[0043]在形成源漏区之前，通常先进行大角度的LDD(轻掺杂漏)的注入，可以通过根据期望的晶体管结构，注入P型或η型掺杂物或杂质到伪栅极两端的鳍102中，以形成源漏延伸区120，如图7、图7Α和7Β所示。
[0044]而后，可以通过选择性外延工艺在鳍的端部外延生长源漏区，同时进行原位掺杂，从而形成源漏区122。接着，可以进行第二侧墙的淀积并进行源漏区掺杂的激活。
[0045]此外，可以进一步的进行接触刻蚀停止层(CESL, Contact Etching Stop Layer)的形成，可以先淀积氮化硅或氮氧化硅等接触刻蚀停止层的材料；接着覆盖层间介质层的材料，例如未掺杂的氧化硅(Si02)、掺杂的氧化硅(如硼硅玻璃、硼磷硅玻璃等)、氮化硅(Si3N4)或其他低k介质材料；而后，进行平坦化，例如化学机械研磨，直到暴露出伪栅极114，如图8、图8A和8B所示，这样，在源漏区120上形成了接触刻蚀停止层124，以及覆盖伪栅极两侧的层间介质层126。
[0046]在步骤S04，去除伪栅极114，以形成开口 130，参考图9、图9A和图9B所示。
[0047]可以使用刻蚀技术，例如使用湿法腐蚀去除非晶硅的假栅114，在优选的实施例中，可以进一步将栅介质层112去除，如图9、图9A和图9B所示，以重新形成替代栅介质层，以提高栅介质层的质量。
[0048]在步骤S05，填满开口以形成多晶替代栅极134，并对多晶替代栅极进行掺杂，参考图10、图1OA和图1OB所示。
[0049]在本实施例中，首先，重新形成栅介质层132，可以通过氧化法形成氧化硅或氮氧化硅的替代栅介质层132，并进行多晶硅的淀积，并进行平坦化，并进行掺杂激活，从而在开口中填满多晶娃，形成多晶替代極极134,如图10、图1OA和图1OB所不。在形成多晶替代栅极134后，进行替代栅极134的掺杂，以进行晶体管器件的阈值电压的调节。掺杂工艺可以为原位掺杂或离子注入掺杂，对于pFinFET器件，多晶替代栅极掺杂的杂质为P型杂质，选自B、In、Ga、Al、Mg、Sn的任一种及其组合；对于nFinFET器件，多晶替代栅极中掺杂的杂质为η型杂质,选自P、As、Te、Se、Sb、S的任一种及其组合。
[0050]在本发明中，替代栅极为多晶替代栅极，即选用多晶半导体材料作为替代栅极，例如可以为多晶S1、多晶SiGe、多晶S1: C、多晶S1:H、多晶Ge、多晶SiGeC、多晶GeSn、多晶SiSn、多晶InP、多晶GaN、多晶InSb、多晶碳化半导体的任意一种或其组合。多晶替代栅极可以通过掺杂的方式进行阈值电压的调节，其工艺较为简单且可行。
[0051 ] 至此，形成了本发明实施例的鳍式场效应晶体管。
[0052]而后，可以根据需要完成器件的后续工艺，如形成接触及互连结构等。
[0053]以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制。
[0054]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种鳍式场效应晶体管的制造方法，其特征在于，包括步骤: 提供衬底，所述衬底上形成有鳍，鳍之间形成有隔离； 在鳍上形成栅介质层和伪栅极； 在伪栅极两端的鳍上形成源漏区； 去除伪栅极，以形成开口 ； 填满开口以形成多晶替代栅极，并对多晶替代栅极进行掺杂。2.根据权利要求1所述的制造方法，其特征在于，所述鳍形成在体硅衬底中，形成隔离的步骤包括:进行隔离材料的淀积；进行平坦化；去除部分厚度的隔离材料，以形成隔离。3.根据权利要求2所述的制造方法，其特征在于，在进行平坦化与去除部分厚度的隔离材料的步骤之间，还包括步骤:进行离子注入，以在鳍中形成穿通阻挡层。4.根据权利要求1所述的制造方法，其特征在于，通过选择性外延在伪栅堆叠两端的鳍上形成源漏区。5.根据权利要求4所述的制造方法，其特征在于，所述源漏区上形成有接触刻蚀停止层。6.根据权利要求1所述的制造方法，其特征在于，在形成开口时，还包括:将栅介质层去除； 在形成开口后还包括:在开口的内壁上形成替代栅介质层。7.根据权利要求1所述的制造方法，其特征在于，多晶替代栅极选自多晶S1、多晶SiGe、多晶S1:C、多晶S1:H、多晶Ge、多晶SiGeC、多晶GeSn、多晶SiSn、多晶InP、多晶GaN、多晶InSb、多晶碳化半导体的任意一种或其组合。8.根据权利要求1所述的制造方法，其特征在于，对多晶替代栅进行掺杂的方法包括原位或者离子注入掺杂。9.根据权利要求1所述的制造方法，其特征在于，对于pFinFET器件，多晶替代栅极掺杂的杂质为P型杂质，选自B、In、Ga、Al、Mg、Sn的任一种及其组合；对于nFinFET器件，多晶替代栅极中掺杂的杂质为η型杂质，选自P、As、Te、Se、Sb、S的任一种及其组合。
【专利摘要】本发明公开了一种鳍式场效应晶体管的制造方法，包括步骤：提供衬底，所述衬底上形成有鳍，鳍之间形成有隔离；在鳍上形成栅介质层和伪栅极；在伪栅极两端的鳍上形成源漏区；去除伪栅极，以形成开口；填满开口以形成多晶替代栅极，并对多晶替代栅极进行掺杂。本发明在去除伪栅极后，再次形成多晶硅的替代栅极，在器件尺寸不断变小后，对于多晶硅的栅极，可以通过掺杂方式进行阈值电压的调节，其工艺较为简单且可行。
【IPC分类】H01L21/336, H01L21/28
【公开号】CN105513968
【申请号】CN201410505034
【发明人】殷华湘, 张永奎, 赵治国, 朱慧珑
【申请人】中国科学院微电子研究所
【公开日】2016年4月20日
【申请日】2014年9月26日