专利名称：半导体元件及制造铜导线的方法
技术领域：
本发明有关于集成电路制程中改善铜导线品质的方法。
背景技术：
铜在集成电路中已取代铝成为最主要的导线材料，因为铜具有比铝高的导电率，且铜有着比铝高的抗电致迁移能力。铜较高的导电率降低了因阻抗所产生的能量损失，也因此满足了先进集成电路中高转换速率的需求。
在半导体晶片上的铜导线电路系统是利用镶嵌式制程来制造。在此制程中，将晶片内的介电层上蚀刻出介层窗(via)及沟槽(trench)后，利用反应式溅镀将扩散阻挡层，如氮化钛或氮化钽镀覆于沟槽及介层窗上，以避免铜扩散至介电层中而降低元件效能。于扩散阻挡层上镀覆上一层铜晶种层，来协助铜导线的电镀。接着将铜电镀至沟槽及介层窗中后，再利用化学机械研磨(CMP)将沟槽及介层窗外的铜除去。双镶嵌式制程意味着同时在沟槽及介层窗中进行铜的沉积。
集成电路中以金属导线连结不同区域的电路，以介电层将金属导线绝缘以避免产生耦合电容、漏电流或电流通道的串音(cross-talk)。用来连接内部电路的金属导线通常是指将金属沉积在开口中，例如将金属沉积在介层窗、孔洞(hole)或沟槽中所形成的导线结构。一般会利用镶嵌式或双镶嵌式制程来沉积金属导线。
而在沉积金属导线前，会先在介层窗中介电层侧壁上形成一层扩散阻挡层，以预防导线的腐蚀及避免铜离子扩散进入介电层。
另一方面是有关于金属导线材料纯度的问题。随着介层窗及沟槽宽度的缩小，会有空孔形成于导线中。空孔会在金属沉积过程中形成，并且造成可靠度的降低。因此降低导线内的杂质才能提高可靠度及效能。由于业界通常都使用具有硫酸盐离子和氯离子的溶剂来进行无电镀铜或电镀铜制程，溶剂中有少部分离子常常会被困在铜导线中形成硫和氯等杂质，造成腐蚀及降低元件效率。因此业界亟需要一能种降低铜导线内杂质的沉积方法。
发明内容
传统的电化学电镀铜技术，会在铜膜内产生大量的杂质而降低铜膜的品质，且退火也无法有效的去除氯和硫等杂质。有鉴于此，本发明的目的就在于提高铜膜的品质。
为达成上述目的，本发明提供一种有关于提升铜薄膜品质的双步骤沉积技术，其中提供一基底；形成一沟槽并且沉积一导电层于该基底上，于基底与导电层之间可形成一扩散阻挡层；沉积一蚀刻停止层于基底上后接着形成介电层，于介电层中形成一具有介层窗(via)的沟槽，其中介层窗可延伸穿过蚀刻停止层至导电层；再利用扩散阻挡层来覆盖导电层、沟槽及介层窗的侧壁；接着将铜晶种层沉积在介层窗中后，再利用第一电化学电镀(ECP)法将铜填满介层窗，接着进行第一次退火处理，再进行第二电化学电镀法及第二次退火处理。
为达成上述目的，本发明提供一种制造铜导线的方法，包括下列步骤提供一半导体基底，具有一介层窗及一沟槽；利用一第一电化学电镀制程，在该介层窗中沉积一第一铜金属层；将该介层窗进行退火处理以移除该第一铜金属层内的杂质；在该沟槽中沉积一第二铜金属层，该第二铜金属层大抵不含HCl及碳系添加物；以及将该沟槽进行退火处理以增加铜的晶粒大小。
本发明所述的制造铜导线的方法，该第二铜金属层的沉积步骤是利用一大抵不含盐酸及碳的电化学电镀制程，以避免由氯或碳所产生的杂质。
本发明所述的制造铜导线的方法，该第二铜金属层是利用溅镀法在该沟槽中形成该第二铜金属层。
为达成上述目的，本发明提供一种制造铜导线的方法，包括下列步骤提供一具有一导电层的基底；在该基底上沉积一蚀刻停止层与一介电层，且该蚀刻停止层及该介电层具有一介层窗与一沟槽以露出该导电层；沉积一扩散阻挡层与一铜晶种层，至少覆盖部分该介层窗及该沟槽；沉积一第一铜金属层，该第一铜金属层至少部分填满该介层窗；将该第一铜金属层在大约180～200℃下进行一第一退火处理，以移除该第一铜金属层内的杂质；沉积一第二铜金属层，该第二铜金属层至少部分填满该沟槽；以及将该第一与该第二铜金属层在大约180～200℃下进行一第二退火处理以增加铜的晶粒大小。
本发明所述的制造铜导线的方法，该第二铜金属层的沉积方法包括电化学电镀法。
本发明所述的制造铜导线的方法，该第二铜金属层的沉积方法包括大抵不具有盐酸及碳系添加物的电化学电镀法，以避免碳或氯杂质的产生。
本发明所述的制造铜导线的方法，该第二铜金属层的沉积方法包括溅镀法。
本发明所述的制造铜导线的方法，该第二铜金属层的沉积步骤包括大抵不具有碳、氯和硫等杂质的溅镀制程。
本发明所述的制造铜导线的方法，该第一退火处理约在1分钟内完成。
本发明所述的制造铜导线的方法，该第二退火处理约在1分钟内完成。
本发明所述的制造铜导线的方法，该导电层材料择自由铝、铜、钨或其合金所组成的族群。
为达成上述目的，本发明提供一种半导体元件，该半导体元件由根据上述制造铜导线的方法制得。
本发明的第一电化学电镀制程并不同时将介层窗及沟槽填满，不完全填满的沟槽可使杂质轻易地以第一退火步骤移除，因此改善了介层窗的填隙能力。退火步骤可增加铜金属层的晶粒尺寸大小，因此有效改善了铜金属层的电阻率。
图1显示为一具有双镶嵌开口的基底。
图2显示本发明实施例中具有第一铜金属层的基底。
图3显示本发明实施例中具有第二铜金属层的基底。
图4显示本发明实施例双步骤沉积技术所完成的半导体元件。
图5显示传统电镀法的电镀机制。
具体实施例方式
为了让本发明的上述和其他目的、特征、和优点能更明显易懂，下文特举一较佳实施例，并配合附图作详细说明如下图1显示一具有介电层的基底。图1中，为了简化图形，并未在图示中显示在基底10上的主动元件、被动元件、导电层及介电层。基底10可能包含了硅、硅锗、砷化镓或硅绝缘体等技术。导电层11以传统方式形成在基底10上，导电层11包括铝、铜、钨或铜铝合金。将导电层镀覆在扩散阻挡层上以避免基底上的杂质造成导电层的腐蚀与氧化。扩散阻挡层也可避免金属层中的金属离子扩散至基底10中，而降低相邻介电层的绝缘效果。导电层11可在平坦化制程后与基底10共平面。
蚀刻停止层12可选择性地沉积在基底10上，其成分可以是碳化硅、氮氧化硅或氮化硅。可利用传统的化学气相沉积法(CVD)或等离子加强化学气相沉积法(PECVD)来沉积蚀刻停止层。接着可利用化学气相沉积法、等离子加强化学气相沉积或旋转涂布的方式在基底10上形成介电层13，其中介电层材料包括磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)或低介电常数材料，如氟掺杂二氧化硅、碳掺杂二氧化硅、聚硅酸盐、聚芳醚或氟化聚酰亚胺。若介电层为一具多孔性的低介电常数的材料，需经过更进一步的处理，例如加热或等离子处理，来增加介电层的密度。
也可沉积一覆盖层如氮氧化硅或氮化硅于介电层上，形成介电堆迭层中的顶层。在本发明的另一种实施方法中，可通过连续地沉积第一蚀刻停止层、第一介电层、第二蚀刻停止层、第二介电层及一覆盖层来形成前述的介电堆迭层介层窗可用传统的制程步骤形成，包含将光刻胶层图案化，利用光刻胶层当作蚀刻掩膜，将图形转换至介电层。可以相同的方法在介层窗14上形成沟槽15。值得注意的是，除了图1中沟槽对准在介层窗上的结构外，还有其他设计方式的双镶嵌式制程，例如，沟槽可排列在两个或多个介层窗上，除此之外沟槽15中心可以不对准在介层窗14上，而是偏移至介层窗的一边，同时仍然将介层窗开口完全露出。介层窗14延伸穿过蚀刻停止层露出下方的导电层11。在形成介层窗14及沟槽15的蚀刻步骤后，可用标准的清洗步骤来清除在导电层11、蚀刻停止层12及介电层13上的残留物。
如图2所示，将一扩散阻挡层16顺应性地沉积在介层窗14及沟槽15的侧壁及底部。可利用化学气相沉积法、等离子加强化学气相沉积法或原子层沉积技术来形成扩散阻挡层16。扩散阻挡层可包括钽、氮化钽、钛、氮化钛、氮硅化钽、钨、氮化钨及两种或更多种上述成分所构成的扩散阻挡层。
晶种层17接着形成在扩散阻挡层16之上，以促进在后续制程步骤中第一铜金属层的沉积。可利用物理气相沉积(PVD)或离子化金属等离子溅镀(IMP)来形成铜晶种层17。铜晶种层17可均匀披覆在扩散阻挡层16上。
第一铜金属层18可利用第一电化学电镀法将铜电镀在晶种层17上，电化学电镀制程的电流密度约为3～60mA/cm2。电解液包含了硫酸铜、盐酸、硫酸、抑制物(suppressor)和添加物，在本发明的实施方法中，电化学电镀溶剂较佳保持在温度范围20～40℃之间，而pH值较佳维持在1～7之间，其中电化学电镀的电流密度较佳在3～60mA/cm2之间。
第一电化学电镀制程可持续到第一铜金属层18完全填满介层窗14而未完全填满沟槽15。在沟槽15中第一铜金属层18的厚度t1(如图2所示)可控制在适当的厚度。在沟槽15内的第一铜金属层18可与铜晶种层17的轮廓一致。在本发明的实施方法中，第一铜金属层18的厚度t1相等于图2中虚线A与虚线B之间的距离，而且在沟槽15的侧壁上也可能形成近似的厚度。
图5显示传统的电镀系统，其他各种已知的电镀池也可用于第一电化学电镀制程中。在本发明的实施方法中，在电镀池53中的电镀溶液52中，对铜阳极51上施加一直流电50，使铜转变成铜离子移动至阴极54。由图2及前文所述，阴极54可为铜晶种层17。在阴极54上铜离子与电子反应成铜而形成铜沉积。因此，阳极及阴极上具下列两种反应一般电镀的电解液中具有以硫酸盐形式存在的硫，及自盐酸或其他含氯添加物中分解出来的氯，以及自碳系添加物中分解出的碳。例如电解液的成分包含CuSO4·5H2O(50g/l)，H2SO4(20g/l)，氯离子(chloride ions)(80ppm)，聚乙二醇(polyethylene glycol，PEG)聚合物(polymer)(15ml/l)及有机硫化合物(organo-sulfide compounds)(5ml/l)。微量的硫、氯和碳会残留在第一铜金属层18中，若不将这些微量元素移除，会在铜金属层中形成污染源。
在本发明的实施方法中，利用第一退火处理将基底10加热至大约180～220℃进行退火处理，其中退火时间约一分钟以内，较佳约30秒，以移除第一铜金属层18中硫、氯和碳等杂质。在本发明的实施方式中，于第一电化学电镀制程，并不同时将介层窗及沟槽填满。不完全填满的沟槽可使杂质轻易地以第一退火步骤移除。因此改善介层窗的填隙能力。利用第一退火步骤则使晶粒成长成较大尺寸以改善第一铜金属层18的电性。
接着利用第二电化学电镀步骤来沉积第二铜金属层。图3显示具有第二铜金属层的基底，利用第二电化学电镀制程或溅镀技术，将第二铜金属层沉积在第一铜金属层之上。第二电化学电镀制程在不具有盐酸或碳系添加物的电解液中进行，以避免使铜金属层遭受污染。第二电化学电镀制程的镀膜速率及镀膜时间可依不同需求作调整。值得注意的是，不具有盐酸或碳系添加物的电解液对介层窗的填隙能力很差，故不适用于第一电化学电镀制程。
第二铜金属层的表面会产生一较低的区域20(其平面如虚线D所示)。在这里底部通常代表沉积过程中先形成的表面，而顶部则是指沉积过程中最后形成的表面，顶部或底部表面可平行或垂直基底10的表面。除此之外，顶部或底部表面可划分成数个平行于基底10的部分及数个垂直于基底10的部分。厚度t2是介于第二铜金属层的顶部表面20与介电层13之间的距离，即虚线D到虚线C之间的距离，其中平面C与介电层顶部共平面。厚度t2可以用来确保第二铜金属层是否完全填满沟槽15。
如图3所示，元件较佳在约180～220℃下进行第二退火处理，其中退火时间约一分钟以内，较佳约30秒。第二退火步骤可增加第二铜金属层19的晶粒尺寸大小，因此有效降低了铜金属层19的电阻率。可通过调整第一及第二退火温度及时间，可使各铜金属层得到不同的晶粒尺寸大小。
本发明另一种可选择的实施方法是利用溅镀制程来沉积铜金属层，第一或第二铜金属层皆可使用溅镀方式沉积。溅镀法也就是所谓的物理气相沉积(PVD)，利用物理气相沉积来沉积第二铜金属层可避免因电镀所造成的污染，但物理气相沉积沉积速度较电化学电镀法慢。
在以物理气相沉积技术来沉积第二铜金属层19的实施例中，可利用大约180～220℃下进行30秒的退火步骤来增加第二铜金属层的晶粒大小，在第一铜金属层18及第二铜金属层19之间形成一平滑界面。
图4显示经过化学机械研磨(CMP)平坦化制程后的双镶嵌式结构。化学机械研磨可包含了多个步骤，例如第一化学机械研磨步骤可用来移除在介电层13上的第一铜金属层18、第二铜金属层19及铜晶种层17。第二化学机械研磨步骤可用来移除介电层13上的扩散阻挡层16。第三化学机械研磨步骤叫做抛光步骤(buffing step)，可用来抛光介电层13表面、扩散阻挡层16与铜晶种层上显露的表面以及沟槽内第一铜金属层18与第二铜金属层19顶部显露的表面，并除去之前化学机械研磨步骤所残留的刮痕。在化学机械研磨制程后，扩散阻挡层16、铜晶种层17、第一铜金属层18及第二铜金属层19顶部显露的表面与介电层13形成共平面。
如图4所示第二铜金属层19会有一部分底部表面垂直基底10及一部分底部表面平行基底10，第二铜金属层会在沟槽15内形成一适当厚度t3。厚度t3代表经平坦化后第二铜金属层的厚度。
将本发明应用至逻辑元件、存储器元件、微电机元件及相关技术中导线的制造，也有类似的优点。此外，本发明的实施方法也可在相同基底上重复进行，来制造在不同设计的线路图案中堆迭的连续铜导线层。
虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。
附图中符号的简单说明如下10硅基底11导电层12蚀刻停止层13介电层14介层窗15沟槽16扩散阻挡层17铜晶种层18第一铜金属层19第二铜金属层20较低区域50直流电51铜阳极52电镀溶液53电镀池54阴极
权利要求
1.一种制造铜导线的方法，其特征在于，包括下列步骤提供一半导体基底，具有一介层窗及一沟槽；利用一第一电化学电镀制程，在该介层窗中沉积一第一铜金属层；将该介层窗进行退火处理以移除该第一铜金属层内的杂质；在该沟槽中沉积一第二铜金属层，该第二铜金属层大抵不含HCl及碳系添加物；以及将该沟槽进行退火处理以增加铜的晶粒大小。
2.根据权利要求1所述的制造铜导线的方法，其特征在于，该第二铜金属层的沉积步骤是利用一大抵不合盐酸及碳的电化学电镀制程，以避免由氯或碳所产生的杂质。
3.根据权利要求1所述的制造铜导线的方法，其特征在于，该第二铜金属层是利用溅镀法在该沟槽中形成该第二铜金属层。
4.一种制造铜导线的方法，其特征在于，包括下列步骤提供一具有一导电层的基底；在该基底上沉积一蚀刻停止层与一介电层，且该蚀刻停止层及该介电层具有一介层窗与一沟槽以露出该导电层；沉积一扩散阻挡层与一铜晶种层，至少覆盖部分该介层窗及该沟槽；沉积一第一铜金属层，该第一铜金属层至少部分填满该介层窗；将该第一铜金属层在180～200℃下进行一第一退火处理，以移除该第一铜金属层内的杂质；沉积一第二铜金属层，该第二铜金属层至少部分填满该沟槽；以及将该第一与该第二铜金属层在180～200℃下进行一第二退火处理以增加铜的晶粒大小。
5.根据权利要求4所述的制造铜导线的方法，其特征在于，该第二铜金属层的沉积方法包括电化学电镀法。
6.根据权利要求4所述的制造铜导线的方法，其特征在于，该第二铜金属层的沉积方法包括大抵不具有盐酸及碳系添加物的电化学电镀法，以避免碳或氯杂质的产生。
7.根据权利要求4所述的制造铜导线的方法，其特征在于，该第二铜金属层的沉积方法包括溅镀法。
8.根据权利要求4所述的制造铜导线的方法，其特征在于，该第二铜金属层的沉积步骤包括大抵不具有碳、氯和硫杂质的溅镀制程。
9.根据权利要求4所述的制造铜导线的方法，其特征在于，该第一退火处理在1分钟内完成。
10.根据权利要求4所述的制造铜导线的方法，其特征在于，该第二退火处理在1分钟内完成。
11.根据权利要求4所述的制造铜导线的方法，其特征在于，该导电层材料择自由铝、铜、钨或其合金所组成的族群。
12.一种半导体元件，其特征在于，该半导体元件由根据权利要求4所述的制程铜导线的方法制得。
全文摘要
本发明提供一种半导体元件及制造铜导线的方法，有关于以双步骤沉积来提高铜膜品质的方法或设备。该双步骤沉积技术包含了沉积第一铜膜，接着在适当的温度下进行退火以去除杂质。再进行第二铜膜的沉积，完成后进行第二次退火以除去杂质。第二铜膜的沉积可利用不含盐酸及碳系添加物的电化学电镀法进行，也可利用溅镀方式沉积以避免薄膜中出现如碳、氯及硫的杂质。本发明的制造铜导线的方法可以提高铜膜的品质。
文档编号H01L21/70GK1790663SQ200510115960
公开日2006年6月21日 申请日期2005年11月11日 优先权日2004年11月12日
发明者刘继文, 冯宪平, 曹荣志 申请人:台湾积体电路制造股份有限公司