专利名称：半导体装置的数据元件及其制造方法
技术领域：
本发明是有关于一种半导体装置的数据元件及其制造方法，且特别是 有关于一种可编程只读存储器装置及其制造与操作方法。
背景技术：
半导体非易失性存储器可分为两类。第一类的半导体非易失性存储器 的数据是于制造过程中永久地被写入，且之后其内容无法再被改变，称为
掩模式只读存储器(mask ROMS)或工厂可编程只读存储器(factory programmed ROMs)。第二类的半导体非易失性存储器的数据可于完成的 存储器装置离开工厂后被写入。当此类半导体存储器芯片最后被应用时， 也就是在现场时，其内容可由使用者写入，因而被称为现场可编程存储器 (field programmable memories )。
现场可编程存储器进一步被分为一次性写入存储器及写入/擦除/覆写 存储器。 一次性写入存储器又称为可编程只读存储器(programmable read-only memories)或一次性可编程只读存储器(one time programmable read only memories, OTPROM)。提供写入/擦除/覆写能力的存储器又称为 紫外线可擦除可编程只读存储器(ultraviolet erasable programmable read only memories, UVEPROM)、电子式可擦除可编程只读存储器(electrically erasable programmable read only memories, EEPROM)或快闪电子式可擦除 可编程只读存储器(fast and flexible EEPROMs, Flash EEPROM)。相对地， 掩模式只读存储器的内容是于制造过程中永久性地被储存，因此掩模式只 读存储器的内容无法被擦除，且实际上于工厂内一次性地被写入。
由于现场可编程存储器允许系统产品制造者为多个应用建立一单一 普遍性的元件类型，且于产品流的后段才将此元件类型以多个不同的方式 个人化(编程存储器内容)。因此，现场可编程存储器较掩模式只读存储 器更具有灵活性。此种灵活性使得系统制造者能够更轻易地适应不同系统产品的需求变动，且于更新或修正系统产品时，可免除丢弃现有预先编程 的掩模式只读存储器的存货。然而，与掩模式只读存储器相较，现场可编 程存储器的密度较低(每一芯片内的位数较少)，且其成本较高(每一位 的成本较高)。
众所周知的一次性可编程只读存储器(OTP ROM)是由Matrix Semiconductor Inc.所制造。组成一次性可编程只读存储器的叠层结构(layer stack)中的一层是由二氧化硅所形成。硅涂料是于热氧化工艺中被氧化为 二氧化硅。然而，大部分的热氧化是于炉中进行，其温度介于摄氏800度 及1200度之间。在此高温下，存储器装置会被劣化或损害。除此之外， 完成的一次性可编程只读存储器的编程必须通过在相对较长的时间下应 用高电压脉冲方能进行，例如是在使用至少10伏特的电压达2微秒 (microsecond)。熔断熔丝是不可逆的工艺，于熔断熔丝之后(使用可编 程只读存储器风扇(PROMblower))，存储器仅可被编程一次。
因此需要易于制造且能够可靠地被编程的可编程只读存储器。
发明内容
有鉴于此，本发明是有关于一种半导体装置的数据元件及其制造方 法。数据储存层是由等离子体氧化工艺所形成，且可在低电压下以高速被 编程。
根据本发明提出一种半导体装置的制造方法。首先，提供第一导体及 第二导体。接着，提供一导电层。然后，通过一等离子体氧化工艺将部分 的导电层形成一数据储存层。数据储存层是位于第一导体及第二导体之 间。
根据本发明提出一种数据元件的制造方法。首先，提供一导电层。接 着，通过等离子体氧化工艺将部分的导电层氧化为数据储存层。
根据本发明提出一种半导体装置，包括第一导体、第二导体及数据储 存层。数据储存层是通过等离子体氧化工艺而形成，且位于第一导体及第 二导体之间。
为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配 合所附图式，作详细说明如下。
图1A 1F绘示依照本发明的第一实施例的半导体装置的制造方法的 剖面示意图2A 2C绘示依照本发明的第二实施例的半导体装置的制造方法的 剖面示意图3绘示第一实施例的半导体装置的烘烤时间与电阻的关系； 图4绘示热处理后的第一实施例的半导体装置的驱动电压及电流的关 系；及
图5A 5E绘示依照本发明的第三实施例的半导体装置的制造方法的 剖面示意图。
主要元件符号说明
100、200:半导体装置
跳共同电极
110:衬底
112:栅极
114:源极区
116:漏极区
120:第一导体
122:栅极介电层
130:第一导电层
140:图案化介电层
142:贯穿孔
150、265:数据储存层
跳第二导电层
170:第二导体
310:二极管
312:n型介电层
314:p型介电层368:势垒层
具体实施例方式
本发明是关于一种形成半导体装置及数据元件的方法，以及一种半导 体装置的结构。数据储存层是通过等离子体氧化工艺而形成。数据储存层 的数据指的是所有形式的数字数据，包括一般数据及每一种与指令、编码、 地址等相关的数据。所产生的数据储存层是可重复编程的。由上述方法所 制造的半导体装置可于低电压下以高速被操作。此外，由上述方法制造的 半导体装置可于热处理后被重新编程。以下段落将讨论这些主题。
本发明的半导体装置的制造方法包括下列步骤。首先，提供第一导体 及第二导体。接着，提供导电层。然后，通过等离子体氧化工艺，将部分 导电层形成为数据储存层，且数据储存层是位于第一导体及第二导体之 间。此外，数据储存层是由氧化铝、氧化铜、氧化钛、氧化铪、氧化钨、 氧化镍、氧化镁或其组合所形成。
根据本发明的较佳实施例的半导体装置的制造方法的范例是说明如 下。为了清楚说明本发明，之后将揭露步骤、材料及工艺条件等细节。可 轻易了解的是本范例并非用以限制本发明的范围，且在不脱离本发明的精 神及范围之内，其细节可被修改、省略或增加。
图1A至图1F绘示依照本发明的第一实施例的半导体装置的制造方法 的剖面示意图。本发明的半导体装置较佳地为一可编程只读存储器 (programmable read-only memory, PROM)。半导体装置包括多个存储器单 元(memory cells),且该多个存储器单元是以数组方式排列。每一个存储 器单元是通过导体(也即字线(word line),第一导体)连接至一列存储器 单元，且通过另一导体(也即位线(bit line),第二导体)连接至一行存储 器单元。为了简单清楚地说明，以下是以一个存储器单元为例说明整个存 储器装置，图式中也仅绘示一个存储器单元。首先，提供衬底110，第一 导体120是形成于衬底110上，如图1A所示。在第一实施例中，半导体 装置包括晶体管作为一开关。晶体管较佳地包括栅极U2、栅极介电层122、 源极区114及漏极区116。第一导体120是形成于源极区114上且与晶体 管之源极区114电性耦接。共同电极108是形成于漏极区116上且与源极区116电性耦接。
接着，第一导电层130是形成于第一导体120上，如图1B所示。第 -一导电层130较佳地是由铝、铜、钨、镍、钛、铪、镁或其组合形成。举 例来说，第一导体的导电层是由铝及铜所形成。之后，如图1C所示，图 案化介电层140是形成于第一导电层130上。图案化介电层140具有一贯 穿孔142，且贯穿孔142是暴露部分的导电层。然后，进行等离子体氧化 工艺，使得部分的导电层形成数据储存层150，如图1D所示。举例来说， 等离子体氧化工艺是于等离子体刻蚀装置中进行，且其操作条件如下氧 气/氮气流速度约为4000/200 sccm (氧气的速度可为1000 4000 sccm，氮 气的速度可为50 200 sccm);操作温度低于摄氏150度，且氧化时间持 续10 500秒。操作温度较佳地低于摄氏150度，使得存储器装置不会在 氧化工艺中受损。等离子体氧化工艺之后，数据储存层150是较佳地由氧 化铝、氧化铜、氧化钨、氧化镍、氧化钛、氧化铪、氧化镁或其组合而形 成。在此实施例中，由于导电层是由铝及铜所形成，因此，数据储存层150 系包括氧化铝及氧化铜。请参照图1D，由于第一导体120的耦接，数据 储存层150是电性耦接至源极114。由上述方法所制造的数据储存层150 的特性将于之后段落描述。
接着，以第二导电层160填充贯穿孔142，如图1E所示。第二导电 层160较佳地是由铝、铜、钨、镍、钛、铪、镁或其组合形成。第二导电 层160是位于数据储存层150上，以电性耦接数据储存层150及第二导体 (图1F的170)。之后，第二导体170较佳地形成于介电层140及第二导 电层160上，如图1F所示，依此完成半导体装置100。由数据储存层150 构成的数据元件也依此完成，且数据元件较佳地更包括晶体管。由于数据 元件为半导体装置的一部分，因此，数据元件的制造方法也已揭露如上。
另一方面，数据储存层也可电性耦接至二极管而非晶体管。图2A至 图2C绘示依照本发明的第二实施例的半导体装置的制造方法的剖面示意 图。第二实施例与第一实施例的不同处在于数据储存层的位置及形成顺 序。其余元件为类似，因此在图中省略或以相同标号标示。请参照图2A， 图案化介电层140是形成于第一导体120上方，且导电层160填充于图案 化介电层140的贯穿孔内。导电层160较佳地是由铝、铜、钨、镍、钛、铪、镁或其组合形成。接着，如图2B所示，导电层160于等离子体氧化
工艺中被氧化，且形成数据储存层265。数据储存层是由氧化铝、氧化铜、 氧化钩、氧化镍、氧化钛、氧化铪、氧化镁或其组合而形成。之后，第二 导体170是形成于介电层140及数据储存层265上，如图2C所示。因此， 数据储存层265是介于第二导体170及导电层160之间。相较于第一实施 例的半导体装置100，第二实施例的半导体装置200的数据储存层265是 由类似的材料组成，并以类似的方法制成，因此第二实施例的半导体装置 200的数据储存层265与第一实施例的半导体装置的数据储存层150具有 相似的特性。
请同时参照图1F及图2C，由上述方法形成的半导体装置100/200的 结构至少包括于等离子体氧化工艺中形成的数据储存层150/265。上述实 施例中，半导体装置100/200更包括第一导体120、介电层140、导电层 160及第二导体170。图案化介电层140具有贯穿孔142，且配置于第一导 体120上。导电层160填充于贯穿孔142内。第二导体170是形成于导电 层160及图案化介电层140上方。值得注意的是，数据储存层150/265是 位于导电层160及第二导体170之间，或位于导电层160及第一导体120 之间。在第一实施例中，数据储存层150是位于第一导体120的导电层160 之间，如图1F所示。在第二实施例中，数据储存层265是位于第二导体 170及导电层160之间，如图2C所示。第一实施例及第二实施例的数据 储存层是由类似的方式所制成，且在编程上具有类似的效果。
本发明的技术领域中具有通常知识者当可了解，两导体与数据储存层 间可用不同的方式连接，且不限于上述揭露的内容。相关的半导体装置， 包括其它实施例及制造方式，是于Lung等人所提出的美国专利字号 2006/0284158中所揭露。此专利的名称为「自对准嵌入相位改变随机存取 存储器及制造方法」(Self-aligned, Embedded Phase Change RAM And Manufacturing Method),且是于2006年6月16日提出。
以下提出几组实验结果，以说明利用上述方法制造的半导体装置的特 性。以第一实施例的半导体装置100为例进行测试，包括密度测试、编程 测试及重新编程测试。实验结果显示，通过等离子体氧化工艺所形成的数 据储存层具有低密度的特性。第一实施例的半导体装置ioo可通过低电压于高速下被编程。数据储
存层是通过在第一导体及第二导体间施加低电压而被编程。数据储存层越 薄时，越容易被编程。也即，使用的电力较少或/且较省时。数据储存层的 厚度是由等离子体氧化工艺的时间所决定。举例来说，第一实施例的存储
器单元，其数据储存层是由50秒的等离子体氧化工艺所形成，可于6伏 特的电压下在30微秒内被编程。相对地，现有的只读存储器单元，其数 据储存层是由氧化硅所组成，且通过热氧化所形成，必须于IO伏特的电 压下花费2000微秒才可被编程。由此可知，用以编程本实施例的半导体 装置的电压大幅减少百分之六十，使用较少的能量。除此之外，编程本发 明的半导体装置的脉冲宽度减少至1.5%，使得本实施例的半导体装置可较 快地被编程。
此外，由上述方法制造的半导体装置IOO可于热处理之后被重新编程。 请参照图3，其绘示第一实施例的半导体装置的烘烤时间与电阻的关系。 当具有低电阻(也即，使用状态)的半导体100于摄氏250度下烘烤500 小时时，半导体100转变为高电阻(也即，关闭状态)的半导体。也就是 说，半导体装置透过回火工艺(annealingprocess)可以由高电阻转换至低 电阻。需注意的是，数据储存层在回火工艺中不至受损，且可再被编程。 也即，高电阻的半导体装置可以再度转换为低电阻的半导体装置。请参照 图4，其绘示热处理后的第一实施例的半导体装置的驱动电压及电流的关 系。半导体装置内所检测到反应驱动电压的电流代表数据储存层的电阻。 如图4所示，当施加少于4伏特的电压时，电流是大幅地由10'12增加至 10—3安培。也就是说，高电阻的半导体被转换为低电阻的半导体，显示半 导体装置可于热处理后被重新编程，且重新编程半导体装置的操作条件是 与前次编程条件类似。
由于半导体装置可通过回火工艺而被重新编程，因而提出一种半导体 装置的操作方法。半导体装置包括多个存储器单元，且每一个存储器单元 包括一数据储存层。半导体装置的操作方法包括下列步骤。首先，提供包 括数据储存层的半导体装置，且半导体装置是处于未编程状态，且电性连 接至开关。接着，施加一偏压于数据储存层，以允许数据储存层处于编程 状态。然后，于编程状态下加热数据储存层，以转换至未编程状态。之后，施加偏压至数据储存层，以允许数据储存层回到编程状态。于编程状态下
的数据储存层较佳地于摄氏250度下被烘烤至少400小时，可以由编程状
态转换至未编程状态。
图5A至图5E绘示依照本发明的第三实施例的半导体装置的制造方法 的剖面示意图。其余类似元件是以相同标号标示。首先，提供第一导体120， 且导电层130是形成于第一导体120上，如图5A所示。接着，如图5B 所示，图案化介电层140是形成于导电层130上。图案化介电层140具有 贯穿孔142，且贯穿孔142是暴露部分导电层。之后，进行等离子体氧化 工艺，使得被暴露的部分导电层被转换为图5C中的数据储存层150。然 后，二极管较佳地形成于数据储存层上方，使得二极管电性耦接至数据储 存层。请参照图5D， 二极管310是p-n结二极管，包括n型介电层312 及p型介电层314。 n型介电层312例如是形成于数据储存层150上的n 型氧化硅，且p型介电层314例如是形成于n型介电层312上的p型氧化 硅。之后，第二导体170较佳地形成于介电层140及二极管310上方，如 图5E所示。势垒层(barrier layer) 368更佳地形成于第二导体170及二极 管310之间，以防止杂质扩散至第二导体170内。依此可完成本发明的第 三实施例的半导体装置300。
根据本发明提出另一种半导体装置的结构。第三实施例的半导体装置 300的结构至少包括由等离子体氧化工艺所形成的数据储存层150及电性 连接至数据储存层的二极管310。第三实施例中，半导体装置300更包括 第一导体120、介电层140及第二导体170，具有贯穿孔142之介电层140 是配置于第一导体120上，二极管310位于贯穿孔142内。数据储存层150 位于第一导体120及二极管310之间，第二导体170配置于介电层140及 二极管310上方。势垒层368更佳地形成于第二导体170及二极管310之 间，以防止杂质扩散至第二导体170内。
由于数据储存层是以类似的方法形成，因此，第三实施例的半导体装 置与第一实施例及第二实施例的半导体具有类似的优点。除此之外，制造 二极管的工艺系比晶体管的工艺容易得多，使得第三实施例的存储器单元 的尺寸可被縮小，甚至低于3F2。因此，第三实施例的半导体装置具有高 密度及小尺寸的优点。
12如上所述，半导体装置的数据元件及其制造方法，其数据储存层是由 等离子体氧化工艺所形成，至少具有下列优点。
1. 半导体装置可用低电压于高速下被编程。根据上述的范例，用以编 程本实施例的半导体装置的电压被减少了百分之六十，且用以编程本实施 例的半导体装置的脉冲宽度被大幅减少至1.5%。
2. 本实施例的半导体装置于热处理之后可被重新编程。
3. 当二极管应用于存储器单元内时，存储器单元的尺寸可以縮小，甚
至低于3F2，使得半导体装置具有高密度及小尺寸的特性。
综上所述，虽然本发明已以较佳实施例揭露如上，然其并非用以限定 本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神 和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利 要求所界定的范围为准。
权利要求
1、一种半导体装置的制造方法，其特征在于，包括提供一第一导体及一第二导体；提供一导电层；以及通过一等离子体氧化工艺将部分的该导电层形成为一数据储存层，其中该数据储存层是位于该第一导体及该第二导体之间。
2、 根据权利要求1所述的方法，其特征在于，该导电层是由铜、钨、 镍、钛、铪、镁或其组合所形成。
3、 根据权利要求1所述的方法，其特征在于，更包括 形成一二极管于该数据储存层上方，或提供一晶体管，该晶体管电性耦接至该数据储存层。
4、 根据权利要求1所述的方法，其特征在于，该方法更包括 于该导电层上形成一图案化介电层，以暴露部分的该导电层；以及 氧化被暴露的该导电层，以于该第一导体上形成该数据储存层。
5、 根据权利要求1所述的方法，其特征在于，该方法更包括 形成一介电层于该第一导体上； 图案化该介电层以形成一贯穿孔； 以该导电层填充该贯穿孔；及氧化该导电层以形成该数据储存层，其中该第二导体是位于该介电层 及该数据储存层上方，且该数据储存层是位于该第二导体及该导电层之 间。
6、 根据权利要求1所述的方法，其特征在于，该半导体装置是一可 编程只读存储器。
7、 根据权利要求6所述的方法，其特征在于，该导电层是由铝形成， 且该数据储存层是由氧化铝形成。
8、 一种数据元件的制造方法，其特征在于，包括 提供一导电层；以及通过一等离子体氧化工艺氧化部分的该导电层以形成一数据储存层。
9、 根据权利要求8所述的方法，其特征在于，该导电层的材料是选自以铜、钨、镍、钛、铪、镁或其组合所形成的群组中至少之一。
10、 根据权利要求8所述的方法，其特征在于，该方法更包括 形成一二极管于该数据储存层上，或提供电性耦接至该数据储存层的一晶体管。
11、 根据权利要求8所述的方法，其特征在于，更包括 形成一图案化介电层于该导电层上，以暴露部分的该导电层，及 氧化被暴露的该导电层以形成该数据储存层。
12、 根据权利要求8所述的方法，其特征在于，该方法更包括 提供一第一导体；形成一介电层于该第一导体上； 图案化该介电层以形成一贯穿孔； 以该导电层填充该贯穿孔； 氧化该导电层以形成该数据储存层；以及于该介电层及该数据储存层上提供一第二导体，其中该数据储存层是 位于该第二导体及该导电层之间。
13、 根据权利要求8所述的方法，其特征在于，该数据元件是一可编 程只读存储器。
14、 根据权利要求13所述的方法，其特征在于，该导电层是由铝形 成，且该数据储存层是由氧化铝形成。
15、 一半导体装置，其特征在于，包括 一第一导体及一第二导体；以及一数据储存层，以一等离子体氧化工艺所形成，其中该数据储存层是 位于该第一导体及该第二导体之间。
16、 根据权利要求15所述的半导体装置，其特征在于，该数据储存 层是由氧化铜、氧化钨、氧化镍、氧化钛、氧化铪、氧化镁或其组合所形 成。
17、 根据权利要求15所述的半导体装置，其特征在于，该半导体装 置更包括一图案化介电层，具有一贯穿孔，并配置于该第一导体上；以及 一导电层，填充于该贯穿孔内，该第二导体形成于该导电层及该图案化介电层上方；其中该数据储存层是位于该导电层及该第二导体之间，或位于该导电 层及该第一导体之间。
18、 根据权利要求15所述的半导体装置，其特征在于，该半导体装置更包括一晶体管，配置于第一导体之下。
19、 根据权利要求15所述的半导体装置，其特征在于，该半导体装置更包括一介电层，具有一贯穿孔，并位于该第一导体及该第二导体之间；以及一二极管，位于该贯穿孔内；其中该数据储存层位于该第一导体及该二极管之间。
20、 根据权利要求15所述的半导体装置，其特征在于，该半导体装 置更包括一二极管，电性耦接至该数据储存层。
21、 根据权利要求15所述的半导体装置，其特征在于，该数据储存 层是可重复编程的。
22、 根据权利要求15所述的半导体装置，其特征在于，该半导体装 置是一可编程只读存储器。
23、 根据权利要求22所述的半导体装置，其特征在于，该数据储存 层是由氧化铝所形成。
全文摘要
本发明公开了一种半导体装置的数据元件及其制造方法。该方法包括下列步骤首先，提供第一导体及第二导体。接着，提供导电层；然后，通过等离子体氧化工艺将部分的导电层形成为数据储存层；数据储存层是位于第一导体及第二导体之间。
文档编号H01L21/8247GK101621034SQ20091000969
公开日2010年1月6日 申请日期2009年2月4日 优先权日2008年7月2日
发明者张国彬, 简维志, 谢光宇, 赖二琨 申请人:旺宏电子股份有限公司