[0159]「覆盖」一词意指于垂直及/或侧面方向上不完全以及完全覆盖。例如，在第一散热座的凹穴面朝向下方向的状态下，第一散热座于向上方向覆盖第一芯片，不论另一元件例如导热材料是否位于第一散热座及第一芯片间。
[0160]「对准」一词意指元件间的相对位置，不论元件之间是否彼此保持距离或邻接，或一元件插入且延伸进入另一元件中。例如，当假想的水平线与定位件及中介层相交时，定位件侧向对准于中介层，不论定位件与中介层之间是否具有其他与假想的水平线相交的元件，且不论是否具有另一与中介层相交但不与定位件相交、或与定位件相交但不与中介层相交的假想水平线。
[0161]「靠近」一词意指元件间的间隙的宽度不超过最大可接受范围。如本领域现有通常的理解，当中介层以及定位件间的间隙不够窄时，由于中介层于间隙中的横向位移而导致的位置误差可能会超过可接受的最大误差限制。在某些情况下，一旦中介层的位置误差超过最大极限时，可能造成随后芯片连接至中介层的步骤遭遇困难。根据中介层的接触垫的尺寸，于本领域的技术人员可经由试误法以确认中介层以及定位件间的间隙的最大可接受范围，以确保芯片的I/O垫与中介层的接触垫对准。由此，「定位件靠近中介层的外围边缘」及「定位件靠近第一芯片的外围边缘」的用语是指定位件与中介层或第一芯片的外围边缘间的间隙窄到足以防止中介层的位置误差超过可接受的最大误差限制。
[0162]「电性连接」以及「电性耦接」的词意指直接或间接电性连接。例如，第一芯片通过凸块及中介层电性连接至第二芯片。
[0163]「第一垂直方向」及「第二垂直方向」并非取决于半导体元件的定向，本领域技术人员即可轻易了解其实际所指的方向。例如，中介层的第一表面面朝第一垂直方向，且中介层的第二表面面朝第二垂直方向，此与元件是否倒置无关。同样地，定位件是沿一侧向平面「侧向」对准中介层，此与元件是否倒置、旋转或倾斜无关。因此，该第一及第二垂直方向彼此相反且垂直于侧面方向，且侧向对准的元件是与垂直于第一与第二垂直方向的侧向平面相交。
[0164]本发明的半导体元件具有许多优点。举例来说，通过现有的覆晶接合工艺例如热压或回焊，将芯片面对面地设置于中介层的相反两面上，即可提供芯片间的最短互连距离。中介层提供芯片的第一级扇出路由/互连，而互连基板提供第二级扇出路由/互连。可通过焊球，而非通过直接增层法，将互连基板接合至中介层，此简化的工艺步骤造成较低的生产成本。定位件可提供中介层的置放准确度。因此，容纳嵌埋芯片的凹穴形状或深度在工艺中不再是需要被严格控制的关键参数。面对面设置的芯片可热性连接至各个的散热座。散热座可提供嵌埋芯片的散热、电磁屏蔽、以及湿气阻障，并且提供芯片、中介层、以及互连基板的机械性支撑。通过此方法制备成的半导体元件为可靠度高、价格低廉、且非常适合大量制造生产。
[0165]本案的制作方法具有高度适用性，且是以独特、进步的方式结合运用各种成熟的电性及机械性连接技术。此外，本案的制作方法不需昂贵工具即可实施。因此，相比于传统技术，此制作方法可大幅提升产量、合格率、效能与成本效益。
[0166]在此所述的实施例为例示之用，其中该些实施例可能会简化或省略本技术领域已熟知的元件或步骤，以免模糊本发明的特点。同样地，为使附图清晰，附图也可能省略重复或非必要的元件及元件符号。
【主权项】
1.一种中介层上设有面对面芯片的半导体元件制作方法，其特征在于，包含以下步骤: 提供中介层，其包括第一表面、与该第一表面相反的第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔； 通过多个凸块电性耦接第一芯片至该中介层的该些第一接触垫，以提供芯片-中介层堆叠次组件； 提供第一散热座，其具有凹穴； 使用导热材料贴附该芯片-中介层堆叠次组件至该第一散热座，并使该第一芯片插入该凹穴中且该中介层侧向延伸于该凹穴外；以及 在该芯片-中介层堆叠次组件贴附至该第一散热座后，通过多个凸块电性耦接第二芯片至该中介层的该些第二接触垫。
2.根据权利要求1所述的方法，其中该电性耦接该第一芯片至该中介层的该些第一接触垫的步骤是以面板规模进行，并且在该芯片-中介层堆叠次组件贴附至该第一散热座的步骤前执行单片化步骤，以分离各个的芯片-中介层堆叠次组件。
3.根据权利要求1所述的方法，其特征在于，包含下述步骤:在贴附该芯片-中介层堆叠次组件至该第一散热座的步骤后，提供平衡层，且该平衡层覆盖该中介层的侧壁及该第一散热座。
4.根据权利要求3所述的方法，其特征在于，包含以下步骤: 提供互连基板，其具有穿孔；以及 在提供该平衡层后，通过多个焊球电性耦接该互连基板至该中介层的该第二表面上的多个额外的第二接触垫，其中该第二芯片插入该互连基板的该穿孔中。
5.根据权利要求1所述的方法，其特征在于，包含下述步骤:贴附第二散热座至该第二芯片上。
6.根据权利要求3所述的方法，其特征在于，包含以下步骤: 提供第二散热座，其具有凹穴； 使用导热材料贴附该第二散热座至该第二芯片，并使该第二芯片插入该第二散热座的该凹穴中且该中介层侧向延伸于该第二散热座的该凹穴外；以及 在该第二散热座贴附至该第二芯片后，移除该第一散热座的选定部分，以显露该中介层的该第一表面上的多个额外的第一接触垫，其中该中介层侧向延伸超过该第一散热座的剩余部分的外围边缘，且该第一散热座的该剩余部分罩盖该第一芯片于该凹穴中。
7.根据权利要求6所述的方法，其特征在于，包含以下步骤: 提供互连基板，其具有穿孔；以及 通过多个焊球电性耦接该互连基板至该中介层的该些额外的第一接触垫，并使该第一散热座的该剩余部分插入该互连基板的该穿孔中。
8.根据权利要求3所述的方法，其特征在于，包含以下步骤: 提供第二散热座，其具有凹穴； 使用导热材料贴附该第二散热座至该第二芯片，并使该第二芯片插入该第二散热座的该凹穴中且该中介层侧向延伸于该第二散热座的该凹穴外；以及 在该第二散热座贴附至该第二芯片后，移除该第二散热座的选定部分，以显露该中介层的该第二表面上的多个额外的第二接触垫，其中该中介层侧向延伸超过该第二散热座的剩余部分的外围边缘，且该第二散热座的该剩余部分罩盖该第二芯片于该凹穴中。
9.根据权利要求8所述的方法，其特征在于，包含以下步骤: 提供互连基板，其具有穿孔；以及 通过多个焊球电性耦接该互连基板至该中介层的该些额外的第二接触垫，并使该第二散热座的该剩余部分插入该互连基板的该穿孔中。
10.根据权利要求1所述的方法，其中该第一散热座的该凹穴外或该凹穴中设有定位件，且在该芯片-中介层堆叠次组件贴附至该第一散热座时，使该凹穴外的该定位件侧向对准且靠近该中介层的外围边缘，或使该凹穴中的该定位件侧向对准且靠近该第一芯片的外围边缘。
11.一种中介层上设有面对面芯片的半导体元件，其特征在于，包含: 第一芯片; 第二芯片； 第一散热座，其具有凹穴；以及 中介层，其具有第一表面、与该第一表面相反的第二表面、该第一表面上的多个第一接触垫、该第二表面上的多个第二接触垫、以及电性耦接该些第一接触垫与该些第二接触垫的多个贯孔， 其中该第一芯片通过多个凸块以电性耦接至该中介层的该些第一接触垫，进而构成芯片-中介层堆叠次组件； 该芯片-中介层堆叠次组件使用导热材料以贴附至该第一散热座，同时该第一芯片被罩盖于该凹穴中，而该中介层则侧向延伸于该凹穴外；且 该第二芯片通过多个凸块以电性耦接至该中介层的该些第二接触垫。
12.根据权利要求11所述的半导体元件，其特征在于，包含平衡层，且该平衡层覆盖该中介层的侧壁。
13.根据权利要求12所述的半导体元件，其特征在于，包含互连基板，其中该互连基板具有穿孔，并且该互连基板通过多个焊球电性耦接至该中介层的该第二表面上的多个额外的第二接触垫，而该第二芯片插入该穿孔中。
14.根据权利要求11所述的半导体元件，其特征在于，包含第二散热座，且该第二散热座贴附于该第二芯片上。
15.根据权利要求12所述的半导体元件，其特征在于，包含第二散热座，该第二散热座具有凹穴，且该第二芯片插入该第二散热座的该凹穴中，而该中介层侧向延伸超过该第二散热座的该凹穴外，同时该第二散热座通过一导热材料以贴附至第二芯片，其中该中介层侧向延伸超过该第一散热座的外围边缘，以显露该中介层的该第一表面上的多个额外的第一接触垫。
16.根据权利要求15所述的半导体元件，其特征在于，包含互连基板，该互连基板具有穿孔，并且该互连基板通过多个焊球电性耦接至该中介层的该些额外的第一接触垫，而该第一散热座插入该穿孔中。
17.根据权利要求12所述的半导体元件，其特征在于，包含第二散热座，该第二散热座具有凹穴，且该第二芯片插入该第二散热座的该凹穴中，而该中介层侧向延伸超过该第二散热座的该凹穴外，同时该第二散热座通过一导热材料以贴附至第二芯片，其中该中介层侧向延伸超过该第二散热座的外围边缘，以显露该中介层的该第二表面上的多个额外的第二接触垫。
18.根据权利要求17所述的半导体元件，其特征在于，包含互连基板，该互连基板具有穿孔，并且该互连基板通过多个焊球电性耦接至该中介层的该些额外的第二接触垫，而该第二散热座插入该穿孔中。
19.根据权利要求11所述的半导体元件，其特征在于，包含定位件，该定位件位于该第一散热座的该凹穴外并侧向对准且靠近该中介层的外围边缘，或是该定位件位于该第一散热座的该凹穴中并侧向对准且靠近该第一芯片的外围边缘。
【专利摘要】本发明是有关于一种中介层上设有面对面芯片的半导体元件制作方法，其包括下列步骤：将一芯片-中介层堆叠次组件贴附至一散热座上，并使该芯片插入该散热座的凹穴中，以使该散热座对该中介层提供机械性支撑力。该散热座也提供被罩盖的该芯片的散热、电磁屏蔽、以及湿气阻障功能。此方法还将第二芯片电性耦接至中介层的第二表面，并可选择性地将第二散热座贴附至第二芯片。
【IPC分类】H01L21-50, H01L23-367
【公开号】CN104576409
【申请号】CN201410584492
【发明人】林文强, 王家忠
【申请人】钰桥半导体股份有限公司
【公开日】2015年4月29日
【申请日】2014年10月27日
【公告号】US9147667, US20150118794