-Ga 203基单晶的这种孪 晶化属性。在第一实施方式中，由于0_Ga2O 3基单晶36是在籽晶35的水平方向上的位置 在宽度方向W上偏离模具112的宽度方向W上的中心的状态下生长的，所以与在籽晶35的 水平方向上的位置处于模具112的宽度方向W的中心的状态下生长0 -Ga203基单晶36的 情况相比，在0_Ga2O3基单晶36中远离籽晶35的区域较大。在这种区域不太可能形成孪 晶面，因此可以切割出宽的籽晶31。
[0075] 为了使用籽晶35生长0 _Ga203基单晶36并且为了将0 -Ga 203基单晶36切割为 籽晶，可以使用JP-B-2013-102599号中公开的技术。
[0076] 接下来，描述将所生长的0 _Ga203基单晶32切割为0 _Ga203基单晶基板1的示例 性方法。
[0077] 首先，生长出具有例如18mm厚度的0_Ga2O3基单晶32,然后将其退火，缓解单晶 生长期间的热应力，并且改善电特性。例如在诸如氮气的惰性气氛下并且在1400至1600°C 的温度保持6至10小时进行退火。
[0078] 接下来，通过利用金刚石刀片切割将籽晶31和0 _Ga203基单晶32分开。首先，在 中间利用热恪赌将0-Ga 2O3基单晶32固定于碳台。将固定于碳台的|3-Ga 203基单晶32置 于切割机上，并且将其切割来分开。刀片的粒度优选为大约#200至#600 (由JIS B 4131 定义），并且切割速率优选为每分钟大约6至10_。切割之后，通过加热使-Ga203基单晶 32脱离碳台。
[0079] 接下来，利用超声加工装置或者电火花线切割机将f3_Ga203基单晶32的边缘成形 为圆形。可以在圆形的0_Ga2O3基单晶32的边缘形成取向平面。
[0080] 接下来，利用多线锯将圆形的e -Ga203基单晶32切成大约1mm厚的片，从而获得 0-Ga2O 3基单晶基板1。在该过程中，可以以期望的偏置角切片。优选使用固结磨料线锯。 切片速率优选为每分钟大约0. 125至0. 3mm。
[0081] 接下来，将0 _Ga203基单晶基板1退火，以减小加工应力并且改善电特性以及渗透 性。在温度升高期间在氧气氛下并且在温度升高之后保持温度时在诸如氮气氛的惰性气氛 下进行退火。在此保持的温度优选为1400至1600°C。
[0082] 接下来，以期望的角度将0 _Ga203基单晶基板1的边缘去角（倒角处理）。
[0083] 接下来，利用金刚石磨料研磨轮将0 _Ga203基单晶基板1研磨到期望的厚度。该 研磨轮的粒度优选为大约#800至#1000 (由JIS B4131定义）。
[0084] 接下来，使用转台和金刚石浆将该f3-Ga203基单晶基板抛光到期望的厚度。优选 使用由金属基或玻璃基材料形成的转台。金刚石浆的颗粒尺寸优选为大约〇. 5 y m。
[0085] 接下来，使用抛光布和CMP(化学机械抛光）浆抛光0 _Ga203基单晶基板1，直到 获得原子级的平坦度。由尼龙、丝纤维或尿烷等形成的抛光布是优选的。优选使用硅胶浆。 CMP处理后的-Ga203基单晶基板1的主面具有大约Ra= 0. 05至0. lnm的平均粗糙度。
[0086](半导体多层结构的评价）
[0087] 第一实施方式中的半导体多层结构40的特征之一是0 _Ga203基单晶基板1的主 面4的位错密度低。下面是0 _Ga203基单晶基板1的主面4的位错密度对通过外延晶体生 长形成在主面4上的氮化物半导体层42的表面状态的影响的评价结果。
[0088] 图5A、图5B、图6A和图6B是示出在包含相对多的位错的0 _Ga203单晶基板的表 面状态和在其主面上外延生长的GaN层的表面状态的光学显微镜观察图像。图5A中所示 的0-Ga 2O3单晶基板的位错密度和图6A中所示的0-Ga2O3单晶基板的位错密度分别为大 约 1. 3X 103/cm2和大约 1. 7X 10 3/cm2。
[0089] 并且图7A和图7B是示出在包含相对少的位错的0 _Ga203单晶基板的表面状态和 在其主面上外延生长的GaN层的表面状态的光学显微镜观察图像。图7A中所示的f3-Ga20 3 单晶基板的位错密度不超过lX102/cm2。
[0090] 0 -Ga203单晶基板被用作0 -Ga 203基单晶基板1的例子，GaN层被用作氮化物半 导体层42的例子。
[0091] 图5A、图6A和图7A示出各0_Ga2O 3单晶基板的表面状态，图中的箭头指向 0-Ga2O3单晶基板的表面上的主要坑状缺陷的位置。并且图5B、图6B和图7B示出各GaN 层的表面状态，图中的箭头指向GaN层的表面上主要丘状缺陷的位置。
[0092] 图5A、图5B、图6A和图6B示出在GaN层的表面上与0-Ga 2O3单晶基板的表面上的 坑状缺陷相对应的位置形成丘状缺陷。并且图7A和图7B示出在GaN层的表面上与-Ga 203 单晶基板的表面的无坑状缺陷区域相对应的区域中未形成丘状缺陷。
[0093] 图8是示出在0 _Ga203单晶基板的表面上的坑状缺陷密度与GaN层的表面上的丘 状缺陷密度之间关系的图。在图8中，横轴表示在0-Ga 2O3单晶基板的表面的中心测得的 坑状缺陷密度（/cm2)，纵轴表示在GaN层的表面的中心测得的丘状缺陷密度（/cm 2)。
[0094] 图8示出GaN层的表面的丘状缺陷密度基本等于0 _Ga203单晶基板的表面的坑状 缺陷密度。
[0095] 图8还示出获得适合于制造发光元件或者诸如晶体管的半导体元件的丘状缺陷 密度不超过1 X 103/cm2的氮化物半导体层42。这是因为在第一实施方式中通过上述制造 方法获得的0_Ga 2O3基单晶基板1具有低位错密度。图8中所示的0-Ga2O3单晶基板的表 面的最小坑状缺陷密度是92. 6 (/cm2)。
[0096] 接下来，使用TEM (透射电子显微镜）观察具有GaN层的0 _Ga203单晶基板的剖 面，以评价0 _Ga203单晶基板的表面的坑状缺陷和GaN层中的位错。
[0097] 图9A和图9B是示出GaN层的表面上进行TEM观察的位置的光学显微镜观察图像。 图9B是图9A中的虚线所表示的部分的放大图。
[0098] 图9A和图9B中所示的圆形凸部是GaN层的表面的丘状缺陷。包括该丘状缺陷的 中心的区域（图9B中被矩形包围的区域）被切下，并且用TEM观察其剖面。
[0099] 图10是示出图9A和图9B中所示的区域中的具有GaN层的0 _Ga203单晶基板的 剖面的TEM观察图像。
[0100] 图10中的箭头指向e-Ga203单晶基板的表面上凹部（坑状缺陷）的位置。
[0101] 图10示出在该丘状缺陷的中心正下方的0 _Ga203单晶基板的表面存在坑状缺陷， 并且密集的位错在该坑状缺陷正上方的GaN层中延伸。位错形成在0-Ga 2O3单晶基板与 GaN层之间的界面处，并且在GaN层生长时向上延伸。该GaN层中的所有黑色部分都是位 错部分。并且如图10中所示，在坑状缺陷正上方的区域中比在其周围的区域中形成更多位 错。因此，在坑状缺陷正上方的区域中的GaN层的晶体质量特别差。
[0102] 第二实施方式
[0103](半导体元件的构成）
[0104] 第二实施方式是包括第一实施方式中的半导体多层结构40的半导体元件的实施 方式。下面描述LED元件作为这种半导体元件的例子。
[0105]图11是示出第二实施方式中的LED元件50的垂直剖面图。LED元件50具有 0 -Ga203基单晶基板51、-Ga 203基单晶基板51上的缓冲层52、缓冲层52上的n型覆层 53、n型覆层53上的发光层54、发光层54上的p型覆层55、p型覆层55上的接触层56、接 触层56上的p侧电极57以及-Ga203基单晶基板51的与缓冲层52相反的一侧的面上的 n侧电极58。
[0106] 然后，用绝缘膜59覆盖由缓冲层52、n型覆层53、发光层54、p型覆层55和接触 层56组成的叠层的侧表面。
[0107] 在此，0 _Ga203基单晶基板51、缓冲层52和n型覆层53是通过分别地分割或图案 化构成第一实施方式中的半导体多层结构40的0 -Ga203基单晶基板1、缓冲层41和氮化 物半导体层42形成的。-Ga203基单晶基板51、缓冲层52和n型覆层53的厚度例如分别 为 400 y m、5nm 和 5 y m〇
[01