半导体存储元件及其制造方法
【技术领域】
[0001]本发明涉及半导体元件及其制造方法，更具体地说，涉及一种半导体存储元件及其制造方法。
【背景技术】
[0002]随着电子行业的高度发展，半导体存储装置的集成度正在增加。半导体存储装置的集成度已成为决定产品的价格的重要因素。也就是说集成度越高，越能降低半导体存储装置的产品价格。因此，对于半导体存储装置的集成度增加的需求加剧。通常，半导体存储装置的集成度主要取决于单位存储单元所占的平面面积，极大地受细微图形形成技术水平的影响。但是，由于超高价装备或半导体制造工艺的困难等，图形的细微化逐渐已经接近了极限。
[0003]为了克服此类限制，具备排列为三维的存储单元的三维半导体存储装置已被提出。但是，为了进行三维半导体存储装置的大量生产，要求一种工艺技术，其可以将每比特制造费用比二维半导体存储装置更低，并同时可以实现具有可靠性的产品特性。
【发明内容】
[0004](要解决的技术问题)
[0005]本发明想要实现的一个技术目的是，提供一种可将工艺简化的存储元件及其制造方法。
[0006]本发明想要实现的另一个技术目的是，提供一种高集成优化的半导体元件及其制造方法。
[0007](技术方案)
[0008]提供一种用于实现上述技术课题的半导体元件的制造方法。可包括:基板上的垂直电极；所述垂直电极的侧壁上的阻断绝缘层；按顺序排置在所述基板上且被所述阻断绝缘层与所述垂直电极间隔开的多个有源图形；和所述有源图形之间的信息存储图形。
[0009]所述信息存储图形包括电荷存储层，所述电荷存储层，使用由所述垂直电极产生的边缘电界来存储电荷。
[0010]所述信息存储图形，在所述电荷存储层和所述有源图形之间进一步包括隧道绝缘层O
[0011]所述隧道绝缘层，包括所述电荷存储层下面的第一隧道绝缘层和所述电荷存储层上面的第二隧道绝缘层。
[0012]所述阻断绝缘层，比所述第一隧道绝缘层和所述第二隧道绝缘层厚。
[0013]所述电荷存储层，与所述阻断绝缘层相接。
[0014]所述阻断绝缘层，在所述垂直电极和所述基板之间延伸。
[0015]所述垂直电极提供为多个，所述半导体存储元件，在所述多个垂直电极之间进一步包括嵌入图形。
[0016]所述多个垂直电极及所述嵌入图形，沿与所述基板的表面平行的第一方向交替地排置，所述有源图形及所述信息存储图形，沿所述第一方向延伸。
[0017]所述有源图形的侧壁及所述信息存储图形的侧壁，与所述嵌入图形相接。
[0018]可包括:至少一个叠层结构体，其包括在基板上交替反复叠层的有源图形及信息存储图形；垂直电极，其沿所述叠层结构体的侧壁沿垂直于所述基板的表面的方向延伸；和在所述叠层结构体和所述垂直电极之间延伸的阻断绝缘层。
[0019]所述信息存储图形，包括按顺序叠层的第一隧道绝缘层、电荷存储层及第二隧道绝缘层。
[0020]所述信息存储图形的侧壁与所述阻断绝缘层相接，所述信息存储图形的延伸方向基本上垂直于所述阻断绝缘层的延伸方向。
[0021 ] 所述电荷存储层，使用由所述垂直电极产生的边缘电界来存储电荷。
[0022]所述至少一个叠层结构体可包括多个叠层结构体，所述多个叠层结构体被放在所述垂直电极之间，并相互间隔开。
[0023]所述垂直电极，被所述阻断绝缘层与所述基板间隔开。
[0024]可包括:第一有源图形及与所述第一有源图形相接的第二有源图形；在所述第一有源图形及与所述第二有源图形之间的电荷存储层；在所述电荷存储层与所述第一有源图形之间的第一隧道绝缘层；在所述电荷存储层和所述第二有源图形之间的第二隧道绝缘层；沿着所述第一和第二有源图形的侧壁、所述第一及第二隧道绝缘层的侧壁、及所述电荷存储层的侧壁延伸的阻断绝缘层；及把所述阻断绝缘层放在中间与所述电荷存储层间隔开的栅电极。
[0025]所述第一及第二隧道绝缘层可基本上垂直于阻断绝缘层。
[0026]所述电荷存储层，可使用所述栅电极产生的边缘电界存储电荷。
[0027]提供了一种用于解决上述技术课题的半导体存储元件。可包括以下步骤:在基板上交替并反复地形成有源层和信息存储层的步骤；形成穿透所述有源层及所述信息存储层的沟槽的步骤；在所述沟槽内形成定义露出所述基板表面的穿透孔的嵌入图形的步骤；在所述穿透孔内按顺序形成阻断绝缘层及垂直电极的步骤。
[0028]形成信息存储层的所述步骤，进一步包括按顺序形成第一隧道绝缘层、电荷存储层、第二隧道绝缘层的步骤。
[0029]所述穿透孔露出所述有源层和所述信息存储层的侧壁，所述阻断绝缘层被形成地与所述有源层及所述信息存储层相接。
[0030]所述阻断绝缘层，被形成地比所述第一隧道绝缘层和所述第二隧道绝缘层厚。
[0031](有益效果)
[0032]根据本发明的实施例，可将包含绝缘层及金属硅化物层的电极结构体形成为原位。
[0033]根据本发明的实施例，可提供高集成优化的半导体存储元件。
【附图说明】
[0034]图1是根据本发明的实施例的半导体存储元件的电路图。
[0035]图2是根据本发明的一个实施例的半导体存储元件的立体图。
[0036]图3是示出根据本发明的一个实施例的半导体存储元件的存储单元的概念图。
[0037]图4至图7是示出根据本发明一个实施例的半导体存储元件的制造方法的透视图。
[0038]图8是示出根据本发明实施例的包含半导体存储元件的存储系统的一个例子的示意框图。
[0039]图9是示出根据本发明的实施例的具有半导体存储元件的存储卡的一个例子的示意框图。
[0040]图10是示出根据本发明的实施例的配备有半导体存储元件的信息处理系统的一个例子的示意框图。
【具体实施方式】
[0041]以上的本发明的目的、其他目的、特征及优点，结合附图和以下相关优选实施例将容易地理解。但是，本发明不应限于此处所述的实施例，而是可以被实施为不同的形式。相反，在这里介绍的实施例，是为了使本公开内容彻底、完整并且使本领域技术人员充分熟知本发明的思想而提供的。
[0042]在本说明书中，提到任何膜(或层)在其他膜或基板上的情况，其可以是直接形成于其他膜(或层)或基板上，或者在其之间存在第三膜(或层)。另外，在附图中，结构的尺寸和厚度等为清晰起见被夸大了。另外，在本说明书的各种实施例中，为描述各区域、膜(或层)等而使用了第一、第二、第三等术语，但是这些区域、膜等并不受此类术语的限制。这些术语只不过是为了将某些特定区域或膜(或层)与其他区域或膜(或层)区分而使用的。因此，在某实施例中被称作第一膜质量的膜质量，在其他实施例中也许被称作第二膜质量。在这里说明例示的各实施例，也包括与其相辅的实施例。在本说明书中，“和/或”之类的表述，被用作包括前后所列结构要素中的至少一个的意思。在整个说明书中用相同的标号标识的部分表示相同的结构要素。
[0043]图1是根据本发明的实施例的半导体存储元件的电路图。
[0044]参照图1，根据实施例的半导体存储元件，