一种电阻随机存储器及其制备方法
【专利摘要】本发明提供了一种电阻随机存储器的制备方法，提供衬底；在衬底上形成电极过孔，至少部分电极过孔为底电极；沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔；在底电极之上的通孔内依次形成阻变材料层及顶电极。利用本发明的方法实现将电阻随机存储器集成到集成电路上，能有效提升集成度，并减少存储器单元制备及互连的工艺步骤以降低存储成本。
【专利说明】
一种电阻随机存储器及其制备方法
技术领域
[0001]本发明涉及半导体器件制造领域，特别涉及一种电阻随机存储器及其制备方法。
【背景技术】
[0002]半导体存储器在信息产业的增长中起到重要作用。RRAM(Resistive RandomAccess Memory,电阻随机存储器)存储单元结构简单、工作速度快、功耗低、信息保持稳定、具有不挥发性，而且易于实现三维立体集成，是未来新一代存储技术的有力竞争者。
[0003]RRAM的基本存储单元包括一个MIM(Metal Isolator Metal，金属-绝缘体-金属)结构电阻器。借由电压或电流脉冲，可以使M頂结构的电阻存在高电阻态和低电阻态两种状态，从而实现O和I的表示。阻变层是RRAM的关键部分，过渡金属二元氧化物Ti02、Ni0、Hf02等因易于制备、成本低等优点成为阻变层材料的研究热点。Pt、Cu、T1、TiN、TaN等已被作为电极材料应用在RRAM器件，并且Cu、T1、TiN, TaN等材料已被广泛应用到集成电路铜互连工艺中。
[0004]RRAM单元及其阵列，通常通过刻蚀方法制备在半导体衬底上，而后在形成所需的其他的器件，如MOS器件等，工艺步骤较为复杂，集成度不高。
【发明内容】
[0005]本发明旨在解决电阻随机存储器不易与集成电路集成在同一个芯片上的问题，提供一种电阻随机存储器及其制备方法，能有效提升集成度。
[0006]本发明提供了一种电阻随机存储器及其制备方法，包括步骤:
[0007]提供衬底；
[0008]在衬底上形成电极过孔，至少部分电极过孔为底电极；
[0009]沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔；
[0010]在底电极之上的通孔内依次形成阻变材料层及顶电极。
[0011]可选的，所述通孔仅形成在底电极之上；
[0012]所述方法还包括步骤:
[0013]在介质层中、其他的电极过孔之上形成第二连接过孔。
[0014]可选的，所述通孔形成在电极过孔之上；
[0015]在通孔内依次形成阻变材料层及顶电极的步骤包括:
[0016]淀积阻变材料层；
[0017]进行刻蚀，去除底电极之外的阻变材料层；
[0018]在通孔内填充金属材料，以在阻变材料层之上形成顶电极，同时在其他的电极过孔之上形成第二连接过孔。
[0019]可选的，所述顶电极和/或第二连接过孔包括金属阻挡层和金属Cu层。
[0020]可选的，所述方法还包括:
[0021 ]在形成第二连接过孔之后，在第二连接过孔及顶电极之上形成其他互连结构以及钝化层。
[0022]可选的，所述阻变材料层为HfO2薄膜。
[0023]此外，本发明还提供了一种电阻随机存储器，包括:
[0024]衬底；
[0025]衬底上形成有电极过孔，至少部分的电极过孔为底电极；
[0026]电极过孔之上的介质层；
[0027]介质层中、电极过孔之上的通孔；
[0028]底电极之上的通孔内的阻变材料层以及阻变材料层上的顶电极。
[0029]可选的，所述存储器还包括其他电极过孔上的第二连接过孔。
[0030]可选的，所述顶电极和/或第二连接过孔包括金属阻挡层和金属Cu层。
[0031]可选的，所述阻变材料层为HfO2薄膜。
[0032]本发明提供的电阻随机存储器及其制备方法，在形成有电极过孔的衬底上，以至少部分电极过孔作为电阻随机存储器的底电极，然后沉积介质层，并在介质层上对应底电极的位置形成大马士革通孔，接着在通孔内依次形成阻变材料层及顶电极。由于本发明提供的电阻随机存储器及其制备方法，在后段的通孔内形成存储器，能和器件加工主流的大马士革方法完全兼容，尤其适用于将电阻随机存储器集成到集成电路上，能有效提升集成度，并减少存储器单元制备及互连的工艺步骤以降低存储成本。
【附图说明】
[0033]为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。
[0034]图1为根据本发明实施例的电阻随机存储器的制备方法的流程图；
[0035]图2至8为根据本发明实施例一的电阻随机存储器的制备过程中的截面结构示意图；
[0036]图9至12为根据本发明实施例二的电阻随机存储器的制备过程中的截面结构示意图。
【具体实施方式】
[0037]下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
[0038]此外，本发明可以在不同例子中重复参考数字和/或字母。这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施例和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的可应用于性和/或其他材料的使用。另外，以下描述的第一特征在第二特征之“上”的结构可以包括第一和第二特征形成为直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
[0039]本发明提供的电阻随机存储器制备方法和主流的双大马士革方法完全兼容，尤其适用于将电阻随机存储器单元集成到集成电路上，能有效提升集成度，并减少存储器单元制备及互连的工艺步骤以降低存储成本。
[0040]为了更好的理解本发明的技术方案和技术效果，以下将结合流程图和具体的实施例进行详细的描述，流程图如图1所示。
[0041]本发明中，所述衬底可以为半导体衬底，比如:Si衬底、Ge衬底、SiGe衬底、SOI (绝缘体上娃，Silicon On Insulator)或 GOI (绝缘体上锗，Germanium On Insulator)等。在其他实施例中，所述半导体衬底还可以为包括其他元素半导体或化合物半导体的衬底，例如GaAs、InP或SiC等，还可以为叠层结构，例如Si/SiGe等，还可以为其他外延结构，例如SGOI (绝缘体上锗硅)等。
[0042]在本发明中，所述衬底上已经形成有器件结构，还可以进一步形成了器件的互连结构，如金属互连层和过孔，过孔可以为一层或多层。以下将以电阻随机存储器制备过程的不同的实施例进行描述。
[0043]在本发明实施例中，在衬底上形成过孔之后，将部分过孔作为底电极，利用后续的过孔工艺形成存储器单元，可与现有的后段工艺集成，提高器件的集成度。
[0044]实施例一
[0045]首先，在步骤SOI，提供衬底100，参考图2所示。
[0046]在本实施例中，衬底可以为半导体衬底、化合物半导体衬底及他们的叠层结构衬底等，衬底上已形成有器件结构和互连结构101。
[0047]在一个具体的实施例中，如图2所示，衬底100为体硅衬底，在体硅衬底上已经形成有CMOS器件以及部分的互连结构101，包括在衬底上形成的栅极及其侧墙、源漏区、接触以及部分的互连，这些结构都可以通过传统工艺来形成。
[0048]接着，在步骤S02，在衬底100上形成电极过孔，至少部分电极过孔为底电极3，参考图2所示。
[0049]在本实施例中，如图2所示，在上述衬底100上形成电极过孔，该电极过孔包括用于电阻随机存储器的底电极3以及用于器件互连的其他的连接过孔4，也即，至少部分电极过孔用作电阻随机存储器的底电极3。
[0050]在本实施例中，首先，在上述衬底上淀积第一层间介质层102，例如为Si02、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)等，接着，可以通过刻蚀工艺在该层间介质层中形成通孔，而后，在通孔中填充金属材料，从而形成电极过孔，金属材料例如可以为Cu、W等，通常地，为了防止金属材料的扩散，在金属材料填充前，在通孔的内壁上还需形成扩散阻挡层，例如Ti和TiN的叠层。
[0051]在本实施例中，形成的电极过孔，一部分为用于存储器的底电极3，另一部分为用于器件互连的连接过孔4。
[0052]接着，在步骤S03，沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔8，如图3和图4所示。
[0053]在本实施例中，首先，淀积介质层，介质层可以为单层或多层介质材料，可以为NDC、S12、低k材料等及他们的组合，低k材料例如可以为S1F、SiCOH, S1、SiCO、SiCON等，该介质层为上层材料的研磨停止层，也为相邻金属之间的隔离膜，考虑到研磨去除率以及电親合损失等因素，本实施例中介质层优选为NDC层5、低k介质层6和S1jg 7的叠层，可以通过PECVD、HDPCVD等方法制备。其中，NDC层为SiCN薄膜，可以作为刻蚀低k介质层的停止层和防止Cu扩散的阻挡层。
[0054]而后，刻蚀介质层，在电极过孔之上形成大马士革通孔8，本实施例中，通孔8仅形成在底电极3上，可以通过干法或湿法刻蚀来形成该通孔8。
[0055]此后，在步骤S04，在底电极3之上的通孔内依次形成阻变材料层9及顶电极，如图
5、图6所示。
[0056]具体的，首先，淀积阻变材料层9，阻变材料层9是电阻随机存储器实现功能的关键，可以为过渡金属氧化物薄膜等及其叠层，阻变材料例如可以为N1，T12, CuOx, Ta205、HfOJi膜等及其组合，可以通过物理或化学沉积方法获得。
[0057]接着，填充顶电极的金属材料，该顶电极的金属材料可以为单层或叠层，在本实施例中，采用铜填充工艺形成顶电极，便于和铜互连工艺兼容。具体的，可以先淀积金属阻挡层10，金属阻挡层还可以为11队了&3&队11等薄膜及其叠层，可以采用PVD等方法制备，接着，填充金属铜，可以用电化学淀积法或磁控溅射法等进行铜的填充。而后，进行平坦化工艺，例如CMP，从而，在通孔内形成阻变材料层9及包括金属阻挡层10和金属Cu层的顶电极。
[0058]在一个具体实施例中，首先通过原子层沉积法(ALD)制备高介电常数HfO2介质薄膜作为电阻随机存储器的阻变材料层9，HfO2介质薄膜的厚度为2-10纳米，通过ALD的生长循环数来精确控制膜层的厚度。然后采用磁控溅射法在11?)2介质薄膜上沉积Ta和TaN叠层的金属阻挡层10，其中Ta薄膜厚度为5-15纳米，TaN薄膜厚度为5-20纳米。接着通过磁控派射法在金属阻挡层10上沉积一层Cu薄膜，Cu薄膜11的厚度为20?150纳米，作为电镀铜的种籽层11。然后采用电镀铜的方法沉积金属Cu层12，以填充大马士革通孔8，沉积金属Cu层12的厚度通常大于大马士革通孔8的深度。接着通过CMP方法去除电极过孔3外的多余阻变材料、多余金属阻挡层材料及多余的大马士革通孔填充材料，形成阻变材料层及完整的顶电极，并使得衬底表面平坦化，以便于进行后续互连工艺，如图6所示。S12薄膜7可以不去除，也可以部分或完全去除，Low k薄膜6可以部分去除或不去除，具体以CMP工艺要求来确定。
[0059]至此，已制备完成本实施例的电阻随机存储器的存储单元，制备过程中所采用的方法和集成电路铜互连工艺完全兼容，能将电阻随机存储器单元和集成电路集成在同一个芯片上。
[0060]本实施例的电阻随机存储器的存储单元集成在器件后段的通孔工艺中，在部分的电极过孔上形成电阻随机存储器的存储单元之后，可以继续在其他的过孔电极之上形成第二连接过孔，以实现器件的电信号的传输，并完成器件的后续加工。
[0061]具体的，首先，在其他电极过孔4之上形成另一些大马士革通孔(图中未示出)，而后，填充金属材料，并进行平坦化，从而，形成第二连接过孔13，如图7所示。
[0062]此外，形成第二连接过孔13的过程中，在沉积铜种籽层11前，可以先沉积金属阻挡层10薄膜，具体的可以为Ta、Ru、TaN, TaSiN等金属薄膜及其叠层，以解决Cu易扩散进氧化硅及硅的问题。在本发明实施例中，金属阻挡层10为Ta薄膜及TaN薄膜的叠层，制备工艺可以和随机存储器单元中Ta薄膜及TaN薄膜的叠层的制备工艺相同。
[0063]而后，在步骤S05，在第二连接过孔13及顶电极之上形成其他互连结构103以及钝化层，参考图8所示。所述形成其他互连结构103为后续的互连结构，可以为一层或多层，以进一步完成器件及存储单元的电信号传输，本实施例中，即为顶层的垫层(pad) 15，用于向器件及存储单元输入电信号。
[0064]在一个具体的实施例中:首先，进行Al的淀积，而后，刻蚀形成垫层15，接着，进行钝化层的淀积，并进行平坦化，如图8所示。
[0065]至此，完成了本发明实施例的电阻随机存储器的制备。在本实施例中，在底电极之上的通孔中形成阻变材料层及顶电极之后，在其他的电极过孔上形成第二连接过孔。当然，可以理解的是，也可以先在其他的电极过孔上形成第二连接过孔，而后在底电极之上的通孔中形成阻变材料层及顶电极。
[0066]实施例二
[0067]在本实施例中，衬底100为体硅衬底，并已形成有CMOS器件及部分的互连结构101。在本实施例中，仅描述同实施例一中不同的部分，相同的部分仅作简单阐述。
[0068]首先，在步骤S201，提供衬底100。
[0069]在本发明实施例中，可以采用体硅衬底，在衬底100上表面形成有器件结构和互连结构101，该步骤同实施例一中的步骤S01。
[0070]接着，在步骤S202，在衬底100上形成电极过孔，至少部分的电极过孔为底电极3，
参考图2所示。
[0071]同实施例一所述的电极过孔制备步骤，首先，在衬底100上淀积第一层间介质层102，接着，可以通过刻蚀工艺在第一层间介质层102中形成通孔，并在通孔中填充金属Cu材料，从而形成电极过孔。在填充金属Cu材料前，可以先淀积金属Cu扩散阻挡层，以解决Cu易扩散进介质层的问题，并以部分过孔作为电阻随机存储器的底电极3。
[0072]然后，在步骤S203，沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔8，参考图9所示。
[0073]在本实施例中，区别于实施例一，大马士革通孔8同时形成在底电极3和连接过孔4之上，便于减少后续制作步骤，如平坦化及填充步骤等，简化工艺过程。
[0074]在一个具体实施例中，依次沉积NDC薄膜5、Low k薄膜6、S12薄膜7作为介质层，同实施例一，然后通过刻蚀工艺在介质层中、底电极3和连接过孔4之上形成大马士革通孔8，该通孔暴露底电极3和连接过孔4。
[0075]而后，在步骤S204，在底电极3之上的通孔内依次形成阻变材料层9及顶电极，参考图12所示。
[0076]不同于实施例一，在本实施例中，在底电极3和连接过孔4上同时形成了大马士革通孔8，在底电极3之上的通孔内依次形成阻变材料层9及顶电极的同时，形成了第二连接过孔13。
[0077]具体的，在本实施例中，首先，淀积阻变材料层9，如图10所示；接着，进行刻蚀，去除底电极3之外的阻变材料层，仅在底电极3之上的通孔内保留阻变材料层9，如图11所示；而后，在通孔内填充金属材料，以在阻变材料层9之上形成顶电极，同时在连接过孔4之上形成第二连接过孔13，如图12所示。
[0078]在一个具体的实施例中，首先通过原子层沉积法(ALD)制备高介电常数HfO2介质薄膜，厚度为2-10纳米，薄膜的厚度通过ALD的生长循环数来精确控制，参考图10所示。接着通过刻蚀工艺，去除底电极3之上以外区域的!1?)2介质薄膜，参考图11所示。然后采用磁控派射法在衬底100上表面沉积金属阻挡层10，可以为Ta和TaN叠层，其中Ta薄膜厚度为5-15纳米，TaN薄膜厚度为5-20纳米。接着通过磁控溅射法在金属阻挡层10上沉积一层厚度为20?150纳米的Cu薄膜，作为电镀铜的种籽层11。然后采用电镀铜的方法沉积金属Cu层12，以填充大马士革通孔8，沉积金属Cu层12的厚度通常大于大马士革通孔8的深度。接着通过CMP方法去除大马士革通孔8外的多余金属阻挡层材料及多余大马士革通孔填充材料金属铜，同时形成完整的顶电极和第二连接过孔13，并使得衬底100表面平坦化，以便于进行后续互连工艺，如图12所示。Si02薄膜7可以不去除，也可以部分或完全去除，Low k薄膜6可以部分去除，具体以CMP工艺要求来确定。
[0079]至此，完成了本实施例的电阻随机存储器的存储单元，同时形成了用于器件电连接的第二连接过孔，制备过程中所采用的方法和集成电路铜互连工艺完全兼容，能将电阻随机存储器和集成电路集成在同一芯片上，并且能减少制备过程中的工艺步骤，提高效率。
[0080]而后，在第二连接过孔13及顶电极之上形成其他互连结构103以及钝化层。该步骤同实施例一的步骤S05。
[0081]在一个具体的实施例中，首先，进行Al的淀积，并进行刻蚀以形成垫层15，接着，沉积钝化层，然后，进行平坦化，参考图8所示。
[0082]至此，完成了本实施例的电阻随机存储器的制备。在本实施例中，电阻随机存储器单元的顶电极和第二连接过孔在同一工艺中形成，具有相同的材料和结构，可以理解的是，根据器件性能等的需要，也可以采用不同的材料和工艺来形成存储器单元的顶电极和第二连接过孔中的金属材料。
[0083]本发明提供的电阻随机存储器制备方法同主流的大马士革方法完全兼容，尤其适用于将电阻随机存储器集成到集成电路上，能有效提升集成度，并减少存储器单元制备及互连的工艺步骤以降低存储成本。
[0084]相应地，本发明还提供了一种电阻随机存储器，包括:
[0085]衬底100 ;衬底100上形成有电极过孔，至少部分的电极过孔为底电极3 ；
[0086]电极过孔之上的介质层；
[0087]介质层中、电极过孔之上的大马士革通孔8 ;
[0088]通孔内的阻变材料层9以及阻变材料层9上的顶电极。
[0089]其中，在优选的实施例中，所述顶电极和/或第二连接过孔13包括金属阻挡层10和金属Cu层12。所述阻变材料层9为HfO2薄膜。
[0090]另外，在所述介质层中、其他电极过孔之上有第二连接过孔13。
[0091]需要说明的是，集成电路制备过程中为了满足CMP工艺要求，互连结构101中会存在冗余金属，这些冗余金属不需要传输电信号，因此不需要与上下层进行互连，本发明中没有进行标注。
[0092]此外，在第二连接过孔13及顶电极之上的其他互连结构103以及钝化层。集成电路和电阻随机存储器可以通过其他互连结构103与外界进行电信号传输，钝化层用于保护制备好的芯片。
[0093]本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可。尤其，对于电阻随机存储器结构实施例而言，由于其通过本发明提供的方法获得，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的结构实施例仅仅是示意性的，本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。
[0094]虽然本发明已以较佳实施例披露如上，然而并非用以限定本发明。任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。
【主权项】
1.一种电阻随机存储器的制备方法，其特征在于，包括步骤: 提供衬底； 在衬底上形成电极过孔，至少部分电极过孔为底电极； 沉积介质层，并在所述介质层中、电极过孔之上形成大马士革通孔； 在底电极之上的通孔内依次形成阻变材料层及顶电极。2.根据权利要求1所述的方法，其特征在于，所述通孔仅形成在底电极之上； 所述方法还包括步骤: 在介质层中、其他的电极过孔之上形成第二连接过孔。3.根据权利要求1所述的方法，其特征在于，所述通孔形成在电极过孔之上； 在通孔内依次形成阻变材料层及顶电极的步骤包括: 淀积阻变材料层； 进行刻蚀，去除底电极之外的阻变材料层； 在通孔内填充金属材料，以在阻变材料层之上形成顶电极，同时在其他的电极过孔之上形成第二连接过孔。4.根据权利要求2或3所述的方法，其特征在于，所述顶电极和/或第二连接过孔包括金属阻挡层和金属Cu层。5.根据权利要求2或3所述的方法，所述方法还包括: 在形成第二连接过孔之后，在第二连接过孔及顶电极之上形成其他互连结构以及钝化层。6.根据权利要求1所述的方法，其特征在于，所述阻变材料层为HfO2薄膜。7.一种电阻随机存储器，其特征在于，包括: 衬底； 衬底上形成有电极过孔，至少部分的电极过孔为底电极； 电极过孔之上的介质层； 介质层中、电极过孔之上的通孔； 底电极之上的通孔内的阻变材料层以及阻变材料层上的顶电极。8.根据权利要求7所述的存储器，其特征在于，还包括其他电极过孔上的第二连接过孔。9.根据权利要求8所述的存储器，其特征在于，所述顶电极和/或第二连接过孔包括金属阻挡层和金属Cu层。10.根据权利要求7所述的存储器，其特征在于，所述阻变材料层为HfO2薄膜。
【文档编号】H01L27/24GK106033792SQ201510125646
【公开日】2016年10月19日
【申请日】2015年3月20日
【发明人】高建峰, 赵超, 李俊峰
【申请人】中国科学院微电子研究所