成膜方法、半导体发光元件的制造方法、半导体发光元件和照明装置的制造方法
【技术领域】
[0001]本发明涉及一种成膜方法、半导体发光元件的制造方法、半导体发光元件和照明
目.0
【背景技术】
[0002]金属有机化合物气相沉积(MOCVD)法已经用于第III族氮化物半导体薄膜的外延生长，这是由于MOCVD法趋于获得高生产性的原因。虽然通过MOCVD法生长的传统的第III族氮化物半导体薄膜大部分为具有在19Cm 2量级的后半部分至10 1Ym 2量级的范围内的穿透位错密度的低品质，但随着近年来的技术开发的进展，其高品质的单晶膜已经变得可获得。例如，在现在市购可得的蓝色LED中，在具有平坦表面的蓝宝石基板上的厚度为约5至10 μπι的第III族氮化物半导体薄膜晶体生长的情况下，穿透位错密度已经成功地降低至约lX109cm2。与其它化合物半导体装置相比，该穿透位错密度是明显较大的值。然而，作为形成在具有平坦表面的蓝宝石基板上并且用于蓝色LED的第III族氮化物半导体薄膜，该值表示非常良好的结晶性。
[0003]考虑未来装置性能的进一步改善，期望第III族氮化物半导体薄膜实现穿透位错密度为约5 X 108cm 2，或甚至更期望其具有穿透位错密度为约I X 108cm 2。然而，在具有平坦表面的蓝宝石基板上，难以使穿透位错密度降低至约5 X 108cm 2，并且甚至更难以使穿透位错密度进一步降低至约lX10scm2。就这点而言，例如，通过使用在其表面上设置有凹凸的蓝宝石基板和碳化硅基板的任何来降低穿透位错密度的方法现在正在研究中。然而，上述基板的使用可能导致基板成本增加的问题。
[0004]与此同时，以下的其它方法现在正在研究中:通过在蓝宝石基板上形成由AlN膜制成并且通过溅射法沉积的缓冲层，并且在其上通过MOCVD法形成由第III族氮化物半导体制成的底层，来获得高品质的第III族氮化物半导体薄膜(例如，专利文献I)。专利文献I公开了:在由AlN膜制成的缓冲层中的小于1%的氧含量改善了蓝宝石基板与缓冲层之间的晶格匹配性，改善了缓冲层的取向性，并因此改善了形成在缓冲层上的第III族氮化物半导体薄膜的结晶性。专利文献I也公开了:为了将具有良好的结晶性的底层(为根据专利文献I的含有Ga的第III族氮化物半导体)形成于含有小于I %的氧的由AlN膜制成的缓冲层上，底层的膜厚度优选设定在0.1至8 μ m的范围内，或从生产性的观点，优选设定在0.1至2μηι的范围内。
[0005]引用列表
[0006]专利文献
[0007]专利文献1:日本专利申请特开N0.2011-82570
【发明内容】
_8]发明要解决的问题
[0009]专利文献I公开了具有良好的结晶性的底层可以通过以下来获得:将由第III族氮化物半导体薄膜制成的底层形成在由AlN膜制成并且含有小于I %的氧的缓冲层上，同时将底层的膜厚度设定在0.1至8 μπι的范围内。然而，没有公开当底层的膜厚度在0.1至8 μπι的范围内时的底层的结晶性与膜厚度之间的关系。
[0010]根据本申请的发明人对专利文献I中记载的发明进行的验证测试，当膜厚度是5μπι以上时，底层的结晶性优异。这是由以下现象导致的结果:因为在蓝宝石与缓冲层之间或在缓冲层与底层之间的界面处发生的位错在底层生长时随着膜厚度增加而弯曲，传播至底层的表面的穿透位错密度降低。
[0011]同时，根据专利文献1，高生产性可以通过以下来实现:将由第III族氮化物半导体薄膜制成的底层形成在含有小于I %的氧的由AlN膜制成的缓冲层上，并且将底层的膜厚度设定在0.1至2μπι的范围内。如上所述，根据本申请的发明人对专利文献I中公开的发明进行的验证测试，具有2 μ m的膜厚度的底层，在其穿透位错密度在I X 109cm 2附近时，具有良好的结晶性。然而，通过形成厚度为5 μπι以上的底层，可以实现穿透位错密度为约5X 108cm 2或甚至更小，以致可以获得具有甚至更良好的结晶性的第III族氮化物半导体薄膜。换言之，为了通过使用公开于专利文献I中的技术，在穿透位错密度在约5X10scm2以下时，获得具有优异的结晶性的底层，底层的膜厚度需要为5 μπι以上。因此，存在与形成该底层需要的较长时间有关的生产性明显损失的问题。
[0012]另外，记载于专利文献I中的技术具有以下权衡的关系。具体地，虽然在AlN/蓝宝石的界面处的晶格失配率可以降低，但另一方面，在GaN层(由第III族氮化物半导体薄膜制成的底层)与AlN膜(缓冲层)之间的晶格失配率增加。由于该原因，根据记载于专利文献I中的技术，虽然可以抑制由于缓冲层的取向无序而导致的底层的位错，但难以抑制在GaN/AIN的界面处由晶格失配导致的位错。为了解决在GaN/AIN的界面处由晶格失配导致的位错，底层的膜厚度需要增加至例如如上所述的5 μπι以上。换言之，仅通过使用记载于专利文献I中的技术，难以将由第III族氮化物半导体薄膜制成的底层保持为薄至如约2 μ m，并且难以同时保持底层的良好的穿透位错密度。
[0013]鉴于上述问题做出本发明，并且其目的是提供一种成膜技术，其通过实现具有大约2 μπι的小的膜厚度的具有优异的结晶性的底层而具有高的生产性。本发明的其它目的是提供一种成膜技术，其能够形成具有良好的穿透位错密度的底层。
[0014]用于解决问题的方案
[0015]作为锐意研究的结果，本申请的发明人已经发现:要在形成于蓝宝石基板上并且具有AlxGa1 ΧΝ(其中OSxS I)作为主相的缓冲层上形成的底层的结晶性可以通过将C等添加至缓冲层来改善，因此已经完成了本发明。
[0016]本发明的一个方面提供了一种成膜方法，其包括以下步骤:在由基板保持件保持的蓝宝石基板上通过溅射法形成缓冲层。此处，所述缓冲层包括具有纤锌矿结构的外延膜，所述具有纤锌矿结构的外延膜通过将选自由C、S1、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质添加至AlxGa1 ΧΝ(其中O < X < I)来制备。
[0017]通过将包括第III族氮化物半导体薄膜的底层形成在通过上述成膜方法形成的缓冲层上，可以获得具有与通过使用记载于专利文献I中的技术形成的具有5 μπι以上的厚度的底层的结晶性同等的结晶性的底层。换言之，可以保持具有约2 μπι的厚度的底层的良好的结晶性。因此，可以以高的生产性获得高品质的第III族氮化物半导体薄膜。
[0018]在上述成膜方法中，更期望的是，所述基板保持件包括能够将所述蓝宝石基板加热至期望的温度的加热器，以及在将所述蓝宝石基板保持距所述基板保持件的基板相对面预定的距离处的状态下，将所述缓冲层形成在所述蓝宝石基板上。
[0019]同时，本发明的其它方面提供了一种半导体发光元件的制造方法，其包括以下步骤:在蓝宝石基板上通过溅射法形成缓冲层，所述缓冲层包括具有纤锌矿结构的外延膜；在所述缓冲层上形成底层；并且在所述底层上形成发光层。此处，所述缓冲层通过上述成膜方法来形成。
[0020]发明的效果
[0021]根据本发明，可以实现膜厚度低于5 μπι或例如约2 μπι的具有优异的结晶性的底层。因此，可以提供一种技术，其通过减少形成底层需要的时间而具有高生产性。此外，根据本发明，可以提供一种技术，其能够形成具有良好的穿透位错密度的底层。
【附图说明】
[0022]图1是根据本发明的用于缓冲层的成膜的溅射装置的示例性构成图。
[0023]图2Α是说明在根据本发明的缓冲层中的倾斜的镶嵌扩展的概念图。
[0024]图2Β是说明在根据本发明的缓冲层中的扭曲的镶嵌扩展的概念图。
[0025]图3Α是说明在根据本发明的缓冲层中的+c极性的概念图。
[0026]图3Β是说明在根据本发明的缓冲层中的-C极性的概念图。
【具体实施方式】
[0027]组件和配置等仅构成体现本发明的实例，因此不会限制本