果，可以以高生产性获得高品质的第III族氮化物半导体薄膜，同时降低成膜需要的时间。
[0053](实施例1)
[0054]作为本发明的实施方案，将要描述通过使用图1的溅射装置S在蓝宝石基板上形成由AlN:Si制成的缓冲层，然后通过MOCVD法形成由第III族氮化物半导体薄膜制成的底层的实例。虽然由AlN:Si制成的缓冲层用于本实施例，但相同的效果也可以通过使用不同的缓冲层(具有 AlxGa1 XN:C、AlxGa1 xN:S1、AlxGa1 xN:Ge、AlxGa1 xN:Mg、AlxGa1 xN:Zn、AlxGa1 xN:Mn和AlxGa1 xN:Cr (其中0彡x彡I，并且相对于整个缓冲层，物质C、S1、Ge、Mg、Zn、Mn和Cr的任何的百分比是5原子％以下)的纤锌矿晶体结构的至少任何一种的缓冲层)来获得。
[0055]首先，由AlN: Si制成的缓冲层通过使用图1的溅射装置S在以下条件下形成在蓝宝石基板上。注意的是，除了靶以外，本实施例的缓冲层的成膜条件与专利文献I中的条件相同。
[0056]*基板:(0001)蓝宝石
[0057]*基板清洗:通过使用氢氟酸和有机溶剂来清洗
[0058]*等离子处理的存在和不存在:存在和不存在
[0059]*等离子处理时的基板温度:500°C
[0060]*等离子处理时的压力:1.0Pa
[0061]*用于等离子处理的处理气体-N2
[0062]*等离子处理时的RF偏置电力:50W
[0063]*虚拟放电的次数:0次和16次
[0064]*成膜之前的达到的压力:1.0X 10 5Pa以下
[0065]*用于成膜的靶:Al:Si(Si浓度:0.5% )
[0066]*成膜时的基板温度:500°C
[0067]*成膜时的压力:0.5Pa
[0068]* 用于成膜的处理气体:Ar+N2(Ar:5sccm，N2:15sccm)
[0069]*成膜时的RF电力:2OOOW
[0070]当由AlN: Si制成的缓冲层在上述条件下形成厚度为40nm时，对AlN: Si的(0002)面和(10-10)面通过XRC的FWHM分别是约0.1°和约1.4°。此外，为了评价AlN: Si的(10-10)面的晶面间隔，进行在小的入射角(入射角:0.1° )下的面内XRD测量。结果，在表面附近的面内晶格常数结果为3.107A。因此，在表面部的面内晶格常数的值几乎等于块WAIN。另外，为了评估在AlN:Si与蓝宝石基板之间的界面处的面内晶格常数，通过上述方法形成厚度为1nm的缓冲层，并且将其面内晶格常数在小的入射角下通过进行面内XRD测量来研究。结果，面内晶格常数表明为约3.072A。从这些数据，认为AlN:Si膜从AlN:Si与蓝宝石基板之间的界面侧向AlN:Si表面侧晶格弛豫。
[0071]下一步，将厚度为2 μπι的由GaN制成的底层通过MOCVD法形成在厚度为40nm的上述AnN:Si缓冲层上。将获得的底层的穿透位错密度通过阴极发光法评估为约3.5X 108cm 2O此外，当在本实施例中在形成缓冲层之前关于等离子处理的存在和不存在的条件，等离子处理存在时，缓冲层通过将根据公知技术的虚拟放电的次数分别设定为O次和16次来形成。此处，就缓冲层的膜品质或由GaN制成并且在其上形成的底层的膜品质而言，没有观察到明显的差别。
[0072](比较例I)
[0073]下一步，作为比较例，进行公开于专利文献I中的发明的证明测试。在该比较例中，通过使用具有与记载于专利文献I的图5中的溅射装置相似的构成的溅射设备在蓝宝石基板上形成由AlN制成的缓冲层。然后，厚度为2 μπι和5 μπι的由GaN制成的底层通过MOCVD法来形成。此处，由AlN制成的缓冲层的成膜条件与公开于专利文献I中的成膜条件相似，其与实施例1的缓冲层的成膜条件相同。另外，由GaN制成并且通过MOCVD法形成的底层的成膜条件与实施例1的相同。
[0074]在该比较例中形成的由AlN制成的缓冲层含有小于1%的氧。在40nm处的取向性和在1nm处的面内晶格常数几乎等同于实施例1中的那些。另一方面，在40nm处的面内晶格常数没有明显不同于在1nm处的面内晶格常数。因此，存在非常小的晶格弛豫。当通过MOCVD法在缓冲层上以厚度为2 μ m、5 μ m和8 μ m形成由GaN膜制成的底层时，其穿透位错密度分别表明为约I X 109cm2、约5X10scm2和约3.5X 10 8Cm20也就是说，清晰说明的是，尽管2 μπι的小的膜厚度，但实施例1的底层已经实现等同于具有8 μπι的膜厚度的比较例I的底层的穿透位错密度。
[0075]如上所述，通过使用根据本发明的实施方案的缓冲层，由GaN制成的并且具有膜厚度为小于5 μπι的底层可以依然实现等同于依照公开于专利文献I中的技术形成的厚度为5 μm以上的GaN的结晶品质。结果，第III族氣化物半导体可以以尚的结晶品质和以尚的生产性来获得。此处，如果由GaN制成并且具有8 μπι的厚度的底层形成于通过本发明的实施方案获得的缓冲层上，则其穿透位错密度等于约1.5X10scm2。因此，获得了具有甚至更高的结晶品质的第III族氮化物半导体薄膜。然而，生产性在此情况下降低。因此，该第III族氮化物半导体薄膜可以用于制造需要特别低的穿透位错密度的超高规格的LED等。
【主权项】
1.一种成膜方法，其特征在于，其包括以下步骤: 在由基板保持件保持的蓝宝石基板上通过溅射法形成缓冲层，所述缓冲层包括通过将选自由C、S1、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质添加至AlxGa1 XN来制备的具有纤锌矿结构的外延膜，其中O < X < I。2.根据权利要求1所述的成膜方法，其中 所述基板保持件包括能够将所述蓝宝石基板加热至期望的温度的加热器，并且 在所述蓝宝石基板距所述基板保持件的基板相对面预定的距离而被保持的状态下，将所述缓冲层形成在所述蓝宝石基板上。3.根据权利要求1所述的成膜方法，其中在所述缓冲层中的所述选自由C、S1、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质的百分比是5原子％以下。4.根据权利要求1所述的成膜方法，其进一步包括以下步骤:在所述缓冲层上形成包括第III族氮化物半导体薄膜的底层。5.根据权利要求4所述的成膜方法，其中所述底层的膜厚度低于5μπι。6.一种半导体发光元件的制造方法，其特征在于，其包括以下步骤: 通过溅射法在蓝宝石基板上形成缓冲层，所述缓冲层包括具有纤锌矿结构的外延膜； 在所述缓冲层上形成底层；并且 在所述底层上形成发光层，其中 所述缓冲层通过根据权利要求1所述的成膜方法来形成。7.一种半导体发光元件，其特征在于，其包括通过根据权利要求1所述的成膜方法而形成的缓冲层。8.一种照明装置，其特征在于，其包括根据权利要求7所述的半导体发光元件。
【专利摘要】本发明的目的是提供一种高生产性的成膜技术，其通过由于大约2μm的厚度而具有非常良好的结晶性的底层来实现。本发明的一个实施方案涉及一种成膜方法，其具有以下步骤：使用溅射法使缓冲层形成在由基板保持件保持的蓝宝石基板上，所述缓冲层设置有具有其中选自由C、Si、Ge、Mg、Zn、Mn和Cr组成的组的至少一种物质添加至AlxGa1-xN(其中0≤x≤1)的纤锌矿结构的外延膜。
【IPC分类】H01L21/203, C23C14/06, C23C16/34, H01L33/32, H01L21/205
【公开号】CN105190842
【申请号】CN201480015032
【发明人】醍醐佳明
【申请人】佳能安内华股份有限公司
【公开日】2015年12月23日
【申请日】2014年2月26日
【公告号】DE112014001272T5, US20150311399, WO2014141601A1