专利名称：半导体元件及其布局方法
技术领域：
本发明涉及具有多条连接功能块的布线的半导体元件，以及该半导 体元件的布局方法。
背景技术：
在以往的具有总线布线的半导体元件中，为了便于使所连接的功能 块之间的布线电阻、布线间电容一致，使用同一布线层形成总线布线， 由此减小总线布线的布线长度之差，并进行调整以达到相同的布线电阻 和布线电容。另外，在这样的半导体元件中，如果布线总数加倍，则会导致布线 区域的面积增加一倍以上，增大了半导体电路的电路面积、特别是布线 区域的面积，因此将总线布线分配在多层，用多层布线来进行布局。例如，在专利文献l中公开了以下技术在将总线线路分为多层进 行布线时，为了设置各个位线的引出口，而将各个位线分配在奇数层或 偶数层，空出位线的上层或下层来进行布线。专利文献l:日本特开平11 - 233637号公报但是，在上述以往的技术中仅仅公开了将布线总数按照布线层均等地 分配来进行多层布线的技术，在各个布线层的布线宽度、布线间隔不同的 情况下，才艮据该方法进行分配，则未必能缩小布局面积，^使布线电阻、布 线间电容具有适当值。发明内容本发明就是鉴于上述问题而做出的，其目的在于提供一种半导体元 件以及该半导体元件的布局方法，即使在各个布线层的布线宽度、布线 间隔不同的情况下，也有助于缩小布局的面积，且对布线间电容进行适 当地调整。200810126964.5说明书第2/10页本发明提供一种解决上述问题的半导体元件。本发明的半导体元件具有在多个布线层上形成的多条布线，该多条布线将第1功能块和第2功能 块连接起来，其特征在于，多个布线层的每个布线层具有一定的布线宽度 和布线间隔，各个布线层所具有的布线条数，是基于将各个布线层中的布比例的总和后的值，乘以多条布线的总数而得到的值来决定的。由此，本发明即4吏在各个布线层的布线宽度、布线间隔不同的情况下， 也可以缩小布局面积，另外可以适当地调整布线间电容。
图1是表示第1实施例中的半导体元件的概略的图。 图2是图1中的A-A'处的剖面图。图3是表示第1实施例中的半导体元件的布局方法的流程图。 图4是应用了第1实施例的驱动电路的概略图。 图5是图4中的区域B的部分放大图。 图6是图5中的C-C'处的剖面图。 图7是图4中的区域D的部分放大图。图中符号说明100-第l功能块；200-第2功能块；300 -布线 区域；310、 610-第l布线层；320、 620-第2布线层；330、 630 -第 3布线层；500-驱动电路；510-驱动单元区域；511-引脚；512 -第 l导电部；513-第1引出布线；514 -第1连接部；520-布线区域；521 -总线布线；522-第l布线区域；523-第2布线区域；530-焊盘区 域；531-电极焊盘；532-第2导电部；533-第2引出布线；534 -第 2连接部具体实施方式
以下，参照图l和图2，对本发明的半导体元件及其布局方法的实 施例进行说明。[实施例1图l是表示根据实施例1的布局方法所设计的半导体元件的概略的说明图。图2是图1的A-A'剖面图。图l所示的本实施例的半导体元件，由第I功能块IOO、第2功能 块200和布线区域300构成，在该布线区域300中形成有由连接第1功 能块IOO和第2功能块200的多条布线所构成的总线布线。第1功能块100和第2功能块200， ^:才艮据半导体元件的功能划分的 区域。作为功能块的例子，可以列举出驱动LSI中的驱动单元区域、电极 焊盘区域、保持数据的存储区域、进行运算的运算区域等，通过总线布线 与其他功能块连接的区域也属于上述功能块。再者，在后述的应用例中， 以第1功能块100与驱动单元区域对应，第2功能块200与电极焊盘区域 对应的例子来进行说明。布线区域300形成在多个布线层中，是形成有连接第1功能块100和 第2功能块200的多条布线的区域。在各个布线层中，设定有一定的布线宽度和布线间隔。这^jf艮据半导 体工艺上的限制和布局设计中的布线规则等决定的值。图2所示的本实施例的半导体元件的剖面图表示A - A'处的布线区域 300的剖面图。关于本实施例中的布线区域300，多个布线层是由三层构成的布线 层，由最下层的第l布线层310、设置在第1布线层310上的第2布线 层320、 i殳置在第2布线层320上的第3布线层330构成。此时，对于 各个布线层的布线宽度以及布线间隔，设定第1布线层310的布线宽度 为3fim、布线间隔为3nm，第2布线层320的布线宽度为2nm、布线 间隔为2nm,第3布线层330的布线宽度为lnm、布线间隔为ljim。本实施例的图l和图2例示了将第l功能块100和第2功能块200 连接起来的布线需要10条的情况。此时，对于分配给各层的布线的条 数，第1布线层310为2条、第2布线层320为3条、第3布线层330 为5条。这里，针对图2所示的布线区域300中形成的多条布线，说明如何对 各个布线层进行分配。即、对导出在第l布线层310中形成2条布线、在
第2布线层320中形成3条布线、在第3布线层330中形成5条布线的计 算方法进行说明。首先，计算各个布线层的布线宽度和布线间隔之和。这是形成l条布 线时所需要的宽度。接着，通过取该值的倒数来求得每单位宽度的布线比 例，并计算出各层的每单位宽度的布线比例之和。接下来，将欲求得所要各层的每^位宽度的;线比例之和。进而通过将^除法运i后的值乘以整体 上的布线总数，计算出欲求得所要分配的布线条数的布线层的布线条数。 基于这样得到的值，决定在各个布线层中分配多少条布线。如上所述，在本实施例中，关于各个布线层中的布线宽度和布线间隔， 在第1布线层310中为3jim和3nm，在第2布线层320中为2nm和2nm， 在第3布线层330中为lnm和ljim。若具体地计算，则第1布线层310、 第2布线层320、第3布线层330的每单位宽度的布线比例分别为0.17、 0.25以及0.5,各个布线层的每单位宽度的布线比例之和为0.92。分配 给第1布线层310的布线条数为第1布线层310的每单位宽度的布线 比例除以各层的每单位宽度的布线比例之和，并乘以布线总数，由此计 算为1.8。对于第2布线层320和第3布线层330也一样，计算为2.7 和5.4。此时，计算出的值如果为整数，则计算出的值为分配给各个布线层 的布线条数。但是，如上所述，计算出的值未必为整数，此时需要调整 这些数值。对于得到的值不是整数的情况，计算所得到的数值的整数部 分之和与布线总数的差值，按照小数点以下的值的由大到小的顺序，对差值条数数目的数值，进行进位，除此之外将小数点以下舍去。如上所述，在第1布线层310、第2布线层320以及第3布线层330 的计算出的值分别为1.8、 2.7和5.4的情况下，才艮据整数部分之和与布 线总数之间的差值，成为差值的条数为2条，按照小数点以下的值的由 大到小的顺序，对两个、即1.8和2.7，将小数点以下作为l进上去，而 分别成为2和3，对5.4，将小数点以下舍去，而成为5。这样，即使得 到的值不是整数的情况下，也可以调整为整数值，由此，可以导出分配 给第1布线层310、第2布线层320以及第3布线层330的条数为2条、 3条和5条。通过这样决定分配给各个布线层的布线条数，即使各个布线层的布
线宽度和布线间隔不同的情况下，也可以将布线适当地分配给各个布线 层，缩小布局的面积。另外，此时通过将布线宽度和布线间隔设定为布 线层所能布线的最小布线宽度和最小布线间隔，可以进一步缩小布局的 面积。接着，使用图3对用于实现实施例1的布局方法的流程图进行说明。图3所示的实施例1的流程图，由总线布线识别步骤410、功能块 区域提取步骤420、总线布线分配规则生成步骤430、布线路径定义步 骤440、总线布线分配步骤450、总线布线生成步骤460构成。首先，在总线布线识别步骤410中，输入本实施例中的半导体电路 的网络表，作为总线布线，提取需要处理的连接关系的布线，并生成总 线布线数据412。接着，在功能块区域提取步骤420中，从具有配置功能块的位置等 信息的功能块配置数据421中取出总线布线数据412、所连接的功能块 的引脚的位置坐标以及引脚形状的信息，生成用于识别总线布线起点和 终点的位置的引脚位置数据422。另外，从功能块配置数据421中，基 于功能块内的布线区域仅取出用于总线布线的布线层的图形，生成作为 不能形成总线布线的区域的信息的禁止布线区域数据423。接着，在总线布线分配规则生成步骤430中，针对各个总线布线， 根据布线层数据431计算分配给各个布线层的总线布线的条数。在布线 层数据431中给出了各个布线层的构造、在各个布线层中可形成的最小 布线宽度以及最小布线间隔等信息。基于总线布线条数的计算结果，将 分配给各个布线层的总线布线的条数作为总线布线分配规则数据432输 出。另外，关于计算的具体方法在后面进行描述。对于以下的步骤、即总线布线路径定义步骤440、总线布线分配步 骤450以及总线布线生成步骤460各个步骤，从总线布线的条数多的布 线层开始依次进行，对由总线布线数据412给出的所有总线布线进行。在布线路径定义步骤440中，输入总线布线数据412、引脚位置数据 422、禁止布线区域数据423以及总线布线分配规则数据432,根据分配给 各个布线层的布线条数以及最小布线宽度、最小布线间隔计算各个布线层 中的总线布线宽度。将各个布线层的总线布线宽度中的最大值作为总线布 线整体所需要的最小的总线布线宽度，以最小的总线布线宽度为基准，按
照避开禁止布线区域、同时使布线长度最短的方式决定总线布线的路径。由此生成总线布线路径数据441。接着，在总线布线分配步骤450中，为了基于总线布线分配规则数据 432将总线布线分配给各个布线层，将与总线布线连接的功能块的引脚分 配给各个布线层，将分配到同一布线层的引脚定义为总线布线组451。对于功能块的引脚的分配，可以任意设定。例如通it^一端的引脚开 始依次将某个功能块的多个引脚分配到各个布线层、或按每个布线层连续 地分配等，可以进行各种设定。接着，在总线布线生成步骤460中，基于引脚位置数据422、总线布 线i^数据432以及总线布线组451，层叠各个布线层的总线布线而形成 总线布线。通过在各个布线层中进行这些步骤,可以利用多层布线形成总线布线。这里，对总线布线分配规则生成步骤中的分配给各个布线层的总线布 线条数的计算方法进行"i兌明。设连接功能块100和功能块200所需要的总线布线的总条数为X，布 线层的总数为m层。另外，设最下层的布线层为第1布线层，从第1布线 层开始第n层为第n布线层，在第n布线层中的最小布线宽度为an，最小 布线间隔为bn。此时，通过将各个值带入式l中而得到分配给第n布线层的总线布线的条数Xn。另外，根据式l所得到的值不是整数的情况下，需要将各个值调整为 整数。此时，作为调整方法，可以列举出将小数点第l位四舍五入的方法， 和从位于最下侧的布线层开始依次将小数点以下作为1进上去来4吏其符合 总条数的方法等。此时，通过利用以下方法，即、求出所得到的数值的整(式l)
数部分之和与总线布线的总条数X之差，并按照小数点以下的值的由大到小的顺序，对差值条数数目的所得到的数值，将小数点以下的值作为l进 上去，除此以外，舍去小数点以下的值，由此来将各个数值调整为整数值 的方法，可以按照每单位宽度的布线所占的比例进行调整，通过使用该方 法可以有助于缩小布局面积。另外，对于在上述半导体元件构造的说明中的、分配给各个布线层的总线布线的条数，是设总线布线的总条数为10条、布线层的总数为3层、 第1布线层的最小布线宽度为3jim、最小布线间隔为3nm、第2布线层 的最小布线宽度为2jim、最小布线间隔为2jim、第3布线层的最小布线 宽度为lnm、最小布线间隔为ljim,并使用式l计算出的。这样，在各个布线层中分别设定了最小布线宽度和最小布线间隔的 情况下，也可以通过对分配给各个布线层的总线布线的条数的计算方法 进行公式化，来对总线布线的布线条数进行自动最优化。这样，即使在 对总线布线的总数、布线层的总数、各个布线的最小布线宽度以及最小 布线间隔给出了不同条件的情况下，也不需要每次都进行以下电路设 计，即、根据基于设计者的知识、经验而分配给各个布线层的总线布线 的条数、所得到的总线布线宽度来设定路径等，可以减少设计工序。在本实施例中，关于总线布线的条数，说明了将多条总线布线作为 一个多层布线组的情况，但是并不局限于此，对于将多条总线布线集中 在多个多层布线组中时的各个多层布线组，也可以应用本发明。(本发明的第1实施例的应用例)接着，使用图4至图7对将本发明应用到驱动电路中时的应用例进 行说明。图4是表示驱动电路500的概略的图，图5是表示图4中的圆 形虚线所包围的区域B的部分放大图，图6是图5中的C-C，剖面，图 7是图4中的圆形虚线所包围的区域D的部分放大图。图4所示的本发明的应用例，公开了驱动电路500，其被划分为驱动 单元区域510、包围驱动单元区域510的布线区域520、包围布线区域520 的焊盘区域530。驱动单元区域510是与上述功能块100相对应的区域，在驱动单元区 域510中形成有位单元等电路元件和灰度等级补偿用电阻等(未图示)、并 且形成有与它们电连接的引脚511。驱动单元区域绘制成方形，从其一边
侧输入输入信号，从其另一边侧输出输出信号。布线区域520是与上述布线区域300相对应的区域，在布线区域520 中形成了总线布线521，总线布线521具有在多个布线层中形成的多条布 线。布线区域520具有第l布线区域522和第2布线区域523，第1布线 区域522形成有经由焊盘区域530将输出信号输出到外部的总线布线521; 第2布线区域523形成有从外部经由焊盘区域530输入输入信号的总线布 线521。焊盘区域530是与上述功能块200对应的区域，在焊盘区域530中排 列有与外部封装体等连接的电极焊盘531。图5是图4中的虚线包围的区域B的部分放大图，图6是图5中的C -C，处的剖面图。图5公开了与驱动单元区域510中的未图示的电路元件 等电连接且将所生成的信号输出到总线布线521的输出部、即引脚511， 总线布线521以及将引脚511与总线布线521电连接起来的第1导电部 512。总线布线521如图6所示，具有形成在多个布线层中的多条布线。布 线层由成为最下层的第1布线层610、形成在第1布线层610上的第2布 线层620、形成在第2布线层620上的第3布线层630构成。第1导电部512如图5所示，由从引脚511延伸到布线区域520的第 1引出布线513、以及连接第1引出布线513和构成总线布线521的布线的 第1连接部514构成。第1引出布线513可以形成在图6所示的第l布线 层610、第2布线层620以及第3布线层630中的任一个布线层中，也可 以形成于其他层。第1引出布线513和形成在第l至第3布线层中的布线 通过第1连接部514连接，第1连接部514可以通过接触孔等使要连接的 布线层一并导通，也可以在各个布线层中依次形成通孔等而4吏它们导通。输出在驱动单元区域510中所形成的输出信号的引脚511，输出来自 在驱动单元区域510内形成的未图示的电路元件的信号。此时输出输出信 号的引脚511，输出RGB信号、即R信号、G信号以及B信号等。这里，对输出信号和在各个布线层中形成的布线之间的关系进行^L明。 例如输出同样的R信号、G信号以及B信号的引脚511，优选与形成在相 同布线层中的布线连接。例如R信号与形成在第l布线层610中的布线连 接；G信号与形成在第2布线层620中的布线连接；以及B信号与形成在
第3布线层630中的布线连接，由此可以构成总线布线521。通过这样来 连接形成在总线布线521的各个布线层中的布线，对于RGB各个信号， 可以独立地进行电阻调整，可以按照各个信号调整输出动作的时刻。也就 是说，即使在发生了输出动作的时刻由于RGB中的任一个信号发生延迟 等而产生偏差这样的问题的情况下，也不必调整内部电路本身，通过调整 总线布线的布局便可以简单地调整输出动作的时刻。此时，作为输出R信 号、G信号以及B信号的引脚511的排列，优选输出相同种类的信号的引 脚每隔两个配置一个，例如在输出R信号的引脚511的邻侧配置输出G信 号的引脚511，在输出G信号的引脚511的邻侧配置输出B信号的引脚511， 在输出B信号的引脚511的邻侧配置输出R信号的引脚511。才艮据这样的 排列，对于用于^f吏i更置在同一布线层中的布线连接起来的第1导电部512， 例如可以根据引出布线513的形状、和第1连接部514的大小、个数等来 调整电阻等，可提高设计自由度。进而，关于输出RGB信号的引脚511的排列，也可以，反复进行以下 这样的配置，即、在输出R信号的引脚511的邻侧配置输出G信号的引脚 511，在输出G信号的引脚511的邻侧配置输出B信号的引脚511，在输 出B信号的引脚511的邻侧配置输出R信号的引脚511，在将三个引脚作 为一组有规律地排列RGB信号时，例如在仅观察一个信号的情况下，使 每隔一个组的相同输出的信号与同一布线层的布线连接。具体地说，例如 可以使每隔一组的R信号与第1布线层610中所形成的布线连接，使每隔 一组的G信号与第2布线层620中所形成的布线连接J吏每隔一组的B信 号与第3布线层630中所形成的布线连接。通过使相同极性的RGB信号 与在相同布线层中形成的布线连接，即使在邻接的RGB信号的组分别输 出具有相反极性的信号的情况下，与将相^J級性的RGB信号邻接配置于 同一布线层的情;;U目比，可以减小布线间电容，防止信号延迟。另外，即 使在布线间形成成为接地电位的布线，也可以抑制布线间的特性的影响。 另外，关于极性不同的R信号、G信号、B信号，只要同样地按RGB信 号与在相同布线层中形成的布线连接即可。此时，对于各个相同的信号的 组，形成为在各个不同的布线层中形成的布线，或即4吏在相同的布线层也 充分分离地i殳置为不同的总线布线。图7是图4中的虚线包围的区域D的部分放大图。图7公开了形成在 焊盘区域530中的电极焊盘531、总线布线521、使电极焊盘531和总线布 线521电连接的第2导电部532。 第2导电部532由第2引出布线533和第2连接部534构成，第2引 出布线533从引脚531延伸到布线区域520;第2连接部534使第2引出 布线533与构成总线布线的布线连接。第2引出布线533,可以与第1引 出布线513—样，形成在第l至第3布线层中的任一个布线层中，也可以 形成于其他层。另外，第2连接部534和第1连接部514—样，与构成总 线布线的布线连接，此时，可以通过接触孔等^f吏它们一并导通，也可以在 各个布线层中依次形成通孔等来^"吏它们导通。在这样的驱动电路500中，关于布线521，可以使用本实施例中说明 过的多层布线。由此，可以抑制总线布线的布局面积，并且抑制布线间的 布线间电容，可以防止布线延迟。此时对于传输RGB信号的布线，比传 输其他信号的布线优先应用本实施例的多层布线，由此可以抑制由与各个 布线层连接的布线的组合所引起的布线间电容，防止延迟，而且能缩小布 局面积。
权利要求
1、一种半导体元件，具备形成在多个布线层上的将第1功能块和第2功能块连接起来的多条布线，其特征在于，上述多个布线层的每个布线层具有一定的布线宽度和布线间隔，各个上述布线层所具有的布线条数，是基于如下得到的值来决定的，即、将各个布线层中的上述布线宽度和上述布线间隔之和的每单位长度的该布线的比例除以各个上述布线层的该布线的比例的总和后的值，乘以上述多条布线的总数而得到的值。
2、 根据权利要求l所述的半导体元件，其特征在于，关于分配给上述布线层的布线条数，在上述得到的值不是整数的情 况下，按照各个上述布线层的该得到的值的小数部分的由大到小的顺 序，对各个上述布线层的该得到的值中整数部分的总和与上述布线条数 的总和之差的数目的值，将小数点以下作为l进上去，对其他布线层的 该得到的值，将小数点以下舍去，基于由此得到的值来设定各个布线层 中的布线条数。
3、 根据权利要求1或2所述的半导体元件，其特征在于，上述布线宽度和布线间隔，是上述各层中的最小布线宽度和最小布 线间隔。
4、 根据权利要求1 ~3中的任一项所述的半导体元件，其特征在于， 上述第1区域是具有位单元的驱动单元区域，上述第2区域是具有电极焊盘的焊盘区域。
5、 一种布局方法，通过在多个布线层上形成的多条布线将第1功 能块和第2功能块连接起来，其特征在于，上述多个布线层的每个布线层具有一定的布线宽度和布线间隔，各个上述布线层所具有的布线条数，是基于如下得到的值来决定的， 即、将各个布线层中的上述布线宽度和上述布线间隔之和的每单位长度的该布线的比例除以各个上述布线层的该布线的比例的总和后的值，乘以上 述多条布线的总数而得到的值。
6、 根据权利要求5所述的布局方法，其特征在于，在上述得到的值不是整数的情况下，按照各个上述布线层的该得到 的值的小数部分的由大到小的顺序，对各个上述布线层的该得到的值中 整数部分的总和与上述布线条数的总和之差的数目的值，将小数点以下 作为1进上去，对其他布线层的该得到的值，将小数点以下舍去，基于 由此得到的值来设定各个布线层中的布线条数。
7、 根据权利要求5或6所述的布局方法，其特征在于，上述布线宽度和布线间隔，是上述各层中的最小布线宽度和最小布 线间隔。
8、 一种半导体元件，其特征在于，具备 焊盘区域，其具有多个电极焊盘；驱动单元区域，其具有输出第l信号的多个第l输出部、输出第2 信号的多个第2输出部、和输出第3信号的多个第3输出部；以及布线区域，其连接上述焊盘区域和上述驱动单元区域，在该布线区 域中，形成有多个布线层，在该多个布线层中分别形成有使上述电极焊 盘和上述输出部电连接的布线；上述第l输出部、上述第2输出部以及上述第3输出部，分别与不 同的上述布线层中所形成的上述布线连接，并与上述电极焊盘连接。
9、 根据权利要求8所述的半导体元件，其特征在于，上述第1输出部、上述第2输出部以及上述第3输出部沿着上述驱 动单元区域的端部排列，上述第2输出部与上述第l输出部邻接地排列，上述第3输出部与 该第2输出部邻接地排列，上述第l输出部与该第3输出部邻接地排列。
10、 根据权利要求8或9所述的半导体元件，其特征在于， 上述多个布线层的每个布线层具有一定的布线宽度和布线间隔，各个上述布线层所具有的布线条数，是基于如下得到的值来决定的， 即、将各个布线层中的上述布线宽度和上述布线间隔之和的每单位长度的 该布线的比例除以各个上述布线层的该布线的比例的总和后的值，乘以上 述多条布线的总数而得到的值。
11、根据权利要求10所述的半导体元件，其特征在于，关于分配给上述布线层的布线条数，在上述得到的值不是整数的情 况下，按照各个上述布线层的该得到的值的小数部分的由大到小的顺 序，对各个上述布线层的该得到的值中整数部分的总和与上述布线条数 的总和之差的数目的值，将小数点以下作为l进上去，对其他布线层的 该得到的值，将小数点以下舍去，基于由此得到的值设定各个布线层中 的布线条数。
全文摘要
本发明提供一种半导体元件及其布局方法，该半导体元件具备在多个布线层上形成的将第1功能块和第2功能块连接起来的多条布线，多个布线层的每个布线层具有一定的布线宽度和布线间隔，各个布线层所具有的布线条数，是基于将各个布线层中的布线宽度和布线间隔之和的每单位长度的布线比例除以各个布线层的布线比例的总和之后的值，乘以多条布线的总数而得到的值来决定的。从而，对于由多个布线层构成的总线布线，即使在各个布线层的布线宽度、布线间隔不同的情况下，也有助于缩小布局的面积，适当地调整布线间电容。
文档编号H01L23/482GK101399252SQ20081012696
公开日2009年4月1日 申请日期2008年6月20日 优先权日2007年9月27日
发明者山手美千乃 申请人:冲电气工业株式会社