专利名称：金属氧化半导体晶体管与其制造方法
技术领域：
本发明是有关于一种晶体管及其制造方法，且特别是有关于一种金属氧化半导体 晶体管及其制造方法。
背景技术：
横向扩散金属氧化半导体(Lateral Diffused Metal Oxide Semiconductor，以 下简称LDMOS)晶体管在操作时具有高崩溃电压(Breakdown voltage)以及低的开启电阻 (On-state resistance，Ron)。因此，不论是在典型的电源集成电路上，或是在智能型电源 集成电路上，LDMOS晶体管都扮演着极为重要的角色。一般来说，当施加在LDMOS的电压超过预定电压时，会有电崩溃的情形发生。崩 溃模式大致上可以分为穿透崩溃(Punch-through breakdown)和接面崩溃(Junction breakdown)。当穿透崩溃发生时，LDMOS的电极例如源极、或漏极到源极间的区域会有漏电 的情形。此漏电流的情形将导致元件的使用寿命缩减或导致相邻的晶体管元件或其他电路 元件损毁。
发明内容
本发明实施例提供一种金属氧化半导体(Metal Oxide Semiconductor，M0S)晶体 管及其制造方法。依照本发明一实施例，提供一种MOS晶体管。此MOS晶体管包括具有第一导电型 的深井区、具有第二导电型的一基体区、具有第一导电型的源极、具有第一导电型的漏极、 栅极结构、第一场氧化层与场电极。深井区位于基底中。基体区位于深井中。源极位于基 体区中。漏极位于深井区中，且位于基体区之外。栅极结构位于源极与漏极之间，并覆盖基 体区的部份与深井区的部份。第一场氧化层覆盖邻接基体区的部份深井区，且第一场氧化 层所覆盖的深井区与栅极结构所覆盖的深井区相距一预定距离。场电极电性连接源极，并 且至少覆盖部份第一场氧化层。依照本发明另一实施例，提出一种MOS晶体管。此MOS晶体管包括基底、具有第一 导电型的深井区、具有第一导电型的漏极、具有第二导电型的一基体区、具有第一导电型的 源极、栅极结构与场电极。深井区位于基底中。漏极位于深井区中。基体区位于深井中且位 于漏极之外，基体区相对两侧的深井区分别定义为第一深井区与第二深井区，其中该第一 深井区位于该基体区与该漏极之间。源极位于基体区中。栅极结构位于源极与漏极之间， 并覆盖部份基体区与至少部份第一深井区。场电极位于至少部份第二深井区之上。依照本发明再一实施例，提出一种MOS晶体管的制造方法，包括于一基底中形成 具有第一导电型的深井区。接着，在深井区中则形成具有第二导电型的基体区。另外，在深 井区中并于基体区之外，可以形成具有第一导电型的漏极。而在基体区中则形成具有第一 导电型的源极。之后，在基体区和漏极之间还可以形成一栅极结构，其覆盖基体区的部分和 深井区的部分。接着，在基体区中可以形成一感应电荷区，此感应电荷区邻接基体区的部份
4深井区，且感应电荷区未邻接栅极结构所覆盖的深井区。 本发明上述实施例所述之MOS晶体管及其制造方法，可增加横向穿透崩溃电压。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现 有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本 发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可 以根据这些附图获得其他的附图。附图标号
300 =MOS晶体管324 感应电荷区
302,602 基底606 罩幕层
304、604、604a、604b 深井区608 垫氧化层
306,630 基体区610 氮化硅层
308,638 源极614a,614b 主动区
310,640 漏极618 开口
312,642 接触区622 栅极介电层
314、316、620、626 淡掺杂区624 栅极
320 栅极结构632、634 间隙壁
322、648 场电极644 场电极层
330:内层介电层332 接触金属
616、620、626、636、646 光刻胶层
318a、318b、318c、612a、612b、612c 场氧化层
具体实施例方式图1绘示依照本发明的一实施例所述的一种金属氧化半导体(Metal OxideSemiconductor，M0S)晶体管的俯视图，图2则绘示依照图1中沿虚线I-II方向的MOS 晶体管的剖面示意图。请合并参照图1和图2，MOS晶体管300具有基底302，此基底例如 可为具有第二导电型的基底(P型基底)。而在基底302中，则配置具有第一导电型(N型) 的深井区304。另外，在深井区304中，配置P型的基体区306，而在基体区306中，则配置 N型的源极308。除此之外，在深井区304中，还可以配置N型的漏极310，此漏极310位于 基体区306之外。前述漏极310上可具有一接触金属(contact metal)332。在一些实施例中，基体区306还可以配置P型的接触区312和N型的第一淡掺杂 区314，二者分别相邻于源极308。其中，第一淡掺杂区314位于源极308和漏极310之间。 另外，在漏极310和深井区304之间，还可以配置N型的第二淡掺杂区316，以当作一缓冲
5区。在本实施例中，上述的第一导电型可以是N型，而第二导电型则可以是P型。当 然，本领域具有通常知识者可以依照实际的需求，而将第一导电型和第二导电型互换，并不 影响本发明的精神。请继续参照图1和图2，M0S晶体管300可包含一栅极结构320，此栅极结构320位 于源极308与漏极310之间，且覆盖部分的深井区304与基体区306。此外，MOS晶体管300中还可以配置多个场氧化层，例如场氧化层318a、318b和 318c。场氧化层318a可以覆盖深井区304与基体区306。场氧化层318a所覆盖的深井区 304为深井区304邻接基体区306的部份，且场氧化层318a所覆盖的深井区与栅极结构320 所覆盖的深井区并未连接，两者相距一预定距离。更具体而言，位于基体区306相对两侧的 深井区可分别定义为第一深井区与第二深井区，第一深井区位于基体区306与漏极310之 间，其上覆盖有栅极结构320，而第二深井区至少有部份可被场氧化层318a覆盖。场氧化层 318b与318c分别位于漏极310相对之两侧，且覆盖部份第二淡掺杂区316与深井区304。请再参考图1与图2，MOS晶体管300中，场氧化层318a上可配置内层介电层 330 (inter-layer dielectric)，内层介电层330上可再配置一场电极322，场电极322可电 性连接源极308。场电极322电性连接源极308的方式例如可如图1与图2所示，将场电极 322延伸并接触源极308。当然，场电极322亦可通过其他现有的技术电性连接源极308或 源极308的接触金属(contactmetal)(未绘示)，在此不再赘述。通过电性连接源极308， 场电极322的电位会随着施加在源极308上的电压改变而改变。前述场电极322的材料例 如可为金属或多晶硅。在深井区304中，被场电极322覆盖的部份可以被称作感应电荷区324。在一些 实施例中，当感应电荷区324的长度L为10 μ m时，MOS晶体管300沿I-II方向的崩溃电 压是由施加在漏极至源极的电压差所决定，而其漏源极崩溃电压大约33V。在另外一些实 施例中，当感应电荷区324的长度L为4 μ m时，则MOS晶体管300沿I-II方向的崩溃电压 (以下称为接面崩溃电压)是由漏极至基底的电压差所决定，而其接面崩溃电压可以提高 至 48V。假设感应电荷区324的长度L约为4 μ m,并且假设施加在漏极310的电压为一正 电压。此时，若是施加在源极308上的电压往负值变化时，会连带使得场电极322的电位变 小，并且导致感应电荷区324中会开始累积电洞，而使得深井区304的浓度变淡。因此，在基 体区210中的空乏区会增加。然而，由于感应电荷区324的长度L被设定为4 μ m的缘故， MOS晶体管300的接面崩溃电压会增加到48V。因此虽然此时空乏区的范围增加，但是由于 MOS晶体管300确具有相对较大的接面崩溃电压，会使得MOS晶体管300避免沿I-II方向 的接面崩溃的发生。相对地，当施加在源极308上的电压逐步往正电压加强时，会连带使得场电极322 的电位变大。此时，感应电荷区域324中开始累积电子，而使得深井区304的浓度变浓，而 造成MOS晶体管崩溃的接面崩溃电压下降。虽然MOS晶体管300的接面崩溃电压下降，但 是由于MOS晶体管300的源极308和漏极310之间的电压差缩小，发生接面穿透崩溃可能 性较低。另外，由于感应电荷区域324中的电子累增，可使得电荷感应区域324中的横向崩 sM (lateral punch through)电J￡上升。
图3绘示为MOS晶体管的工作电流对工作电压的曲线图。请合并参照图1和图2， 由于当场电极322上的电位增加时，感应电荷区324中会开始累积电子。因此，就会使得横 向穿透崩溃电压提高。从图3中可以得知，未加场电极的MOS晶体管的横向穿透崩溃电压大 约是28V。而本实施例之MOS晶体管因为具有场电极，因此横向穿透崩溃电压大约是34V。 由于感应电荷区324的横向崩溃电压较高，因此MOS晶体管300至少可以避免3个方向(-X 方向、Y方向和-Y方向)发生横向穿透崩溃。图4A-4H为绘示依照本发明的一实施例所述的一种MOS晶体管的制造方法流程剖 面示意图。请先参照图4A，先提供一基底602，并且在基底602中形成深井区604。基底602 例如是P型基底，而深井区604例如是N型深井区。深井区604可以藉由离子植入制造工 艺来形成，其植入离子例如是磷；植入剂量例如是8 X IO11 lX1013/Cm2 ；植入能量例如是 120 180KeV。接着，在基底602上形成罩幕层606，裸露出预定形成隔离结构的区域。罩幕层606 例如是由垫氧化层608与氮化硅层610所组成。接着，请参照图4B，进行局部热氧化制造工艺，以在罩幕层606所裸露的区域形 成场氧化层612a、612b和612c当作隔离结构。之后，移除罩幕层606，以裸露出场氧化层 612a、612b之间的主动区614a，以及场氧化层612b、612c之间的主动区614b。接着，形成 光刻胶层616，并利用光刻制造工艺形成开口 618，以裸露出主动区614b。然后，再进行离 子植入制造工艺，在开口 618所裸露的主动区614b中形成N型淡掺杂区620。离子植入制 造工艺所植入的离子例如是磷；植入剂量例如是2X IO12 5X 1013/Cm2，而植入能量例如是 180 250KeV。请参照图4C，在完成图4B的制造工艺后，可移除光刻胶层616。接着，在基底602 之上形成栅极介电层622与整层的栅极624。栅极介电层622的材质例如是氧化硅，形成的 方法例如是热氧化法。栅极624的材质例如是掺杂多晶硅，形成的方法例如是化学气相沉 积法。之后，在栅极624上形成光刻胶层626，并利用光刻制造工艺形成开口 628，以裸露出 主动区614a。接着，将开口 628所裸露的栅极624以例如蚀刻制造工艺移除，蚀刻过程中亦 将移除部份被移除的栅极下方的闸氧化层622。接着，进行离子植入制造工艺，再进行回火，以于主动区614a中形成P型基体区 630。此时，位于基体区630两侧的深井区可以被定义为第一深井区604a和第二深井区 604b。其中，第一深井区604a是位于基体区630和淡掺杂区620之间。另外，基体区630 的离子植入制程所植入之离子为P型，例如是硼；植入能量例如是110 150KeV，而植入剂 量例如是 IXlO13 6X1013/cm2。之后，请参照图4D，移除残留的光刻胶层626，并以另一光刻与蚀刻制造工艺将整 层的栅极624再次图案化，以形成栅极624。之后，以栅极624为罩幕，进行N型离子植入 制造工艺，以在P型基体区630中形成N型淡掺杂区628。N型离子植入制造工艺所植入的
离子例如是磷或是砷；植入能量例如是30 60KeV，而植入剂量例如是2 X IO12 2 X IO13/
2
cm 。接着，请参照图4E，在栅极624的侧壁形成间隙壁632和634。间隙壁632和634 的形成方法例如是先形成一层间隙壁材料层，然后，再进行非等向性蚀刻制造工艺。在进行 非等向性蚀刻制造工艺，或后续的清洗过程中，未被栅极624以及间隙壁632和634所覆盖
7的栅极介电层622将被移除。然后，在基底602之上形成光刻胶层636。接着，进行N型离子植入制造工艺，以在 P型基体区630中形成N型源极638，并在N型淡掺杂区620中形成N型漏极640。N型离 子植入制造工艺所植入的离子例如是磷或是砷，其植入能量例如是50 65KeV，而植入剂 量例如是 IXlO15 5X1015/cm2。请接着参照图4F，在形成源极638和漏极640之后，可以将光刻胶层636移除。然 后，再于P型基体区630中形成P型接触区642。其中，P型接触区642形成的方法可以采 用一般形成掺杂区的方法，于此不再赘述。之后，请参照图4G，在基底602上形成整层的内层介电层650。之后，利用例如光 刻蚀刻的方式于源极638、接触区642、漏极640上形成开口。接着，再形成一整层的场电极 层644。场电极层644的材质例如是金属或多晶硅，形成的方法例如是化学气相沉积法。之 后，在场电极层644上形成光刻胶层646，并利用光刻制造工艺去除掉多余的光刻胶层，以 裸露场电极层的大部分。最后，请参照图4H，将所裸露的场电极层以例如蚀刻制造工艺移除，并且移除掉光 刻胶层646。此时，在第二深井区604b的上方就可以形成场电极648，并且场电极648还可 以电性连接源极638，而在漏极640上可形成接触金属652。接触金属652与场电极648的 材料可为相同或不相同，若两者的材料不同的话，则可以不同的制造工艺分别形成接触金 属652与场电极648，在此不再赘述。因此，当源极638被施加电压时，场电极648的电位也 会随之改变，因而使得第二深井区604b成为感应电荷区。综上所述，由于本发明实施例可以将一场电极电性连接至MOS晶体管的源极端， 而使得场电极的电压伴随着施加在MOS晶体管之源极端电压的大小而变化。因此，本发明 实施例可以动态地增加接面崩溃电压或是横向穿透崩溃电压的值，亦可以有效抑制了横向 穿透崩溃的发生，并进而保护MOS晶体管的周边元件不受损坏。虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域 中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明 的保护范围当以权利要求书所界定的为准。
权利要求
一种金属氧化半导体晶体管，其特征在于，所述金属氧化半导体晶体管包括具有第一导电型的一深井区，位于一基底中；具有第二导电型的一基体区，位于所述深井区中；具有第一导电型的一源极，位于所述基体区中；具有第一导电型的一漏极，位于所述深井区中，且位于所述基体区之外；一栅极结构，位于所述源极与所述漏极之间，并覆盖所述基体区的部分与该深井区的部分；一第一场氧化层，覆盖邻接所述基体区的部份所述深井区，且所述第一场氧化层所覆盖的所述深井区与所述栅极结构所覆盖的所述深井区相距一预定距离；以及一场电极，电性连接所述源极且至少覆盖部份所述第一场氧化层。
2.如权利要求1所述的金属氧化半导体晶体管，其特征在于，所述金属氧化半导体晶 体管还包括具有第二导电型的一接触区，所述接触区位于所述基体区中且邻接所述源极。
3.如权利要求1所述的金属氧化半导体晶体管，其特征在于，所述金属氧化半导体晶 体管还包含具有第一导电型的一第一淡掺杂区，位于所述基体区中且邻接所述源极。
4.如权利要求1所述的金属氧化半导体晶体管，其特征在于，所述场电极的材料为金 属或多晶硅。
5.如权利要求1所述的金属氧化半导体晶体管，其特征在于，所述金属氧化半导体晶 体管还包含具有第一导电型的一第二淡掺杂区，位于所述深井区与所述漏极之间。
6.如权利要求1所述的金属氧化半导体晶体管，其特征在于，当所述第一导电型为N 型，所述第二导电型为P型；当所述第一导电型为P型，所述第二导电型为N型。
7.一种金属氧化半导体晶体管，其特征在于，所述金属氧化半导体晶体管包括 一基底；具有第一导电型的一深井区，位于所述基底中； 具有第一导电型的一漏极，位于该深井区中；具有第二导电型的一基体区，位于所述深井区中且位于所述漏极之外，所述基体区相 对两侧的所述深井区分别定义为第一深井区与第二深井区，其中所述第一深井区位于所述 基体区与所述漏极之间；具有第一导电型的一源极，位于所述基体区中；一栅极结构，位于所述源极与所述漏极之间，且覆盖部份所述基体区与至少部份所述 第一深井区；以及一场电极，位于至少部份所述第二深井区之上。
8.如权利要求7所述的金属氧化半导体晶体管，其特征在于，所述金属氧化半导体晶 体管还包含一第一场氧化层，所述第一场氧化层覆盖至少部份所述第二深井区，所述场电 极位于至少部份所述第一场氧化层上。
9.如权利要求7所述的金属氧化半导体晶体管，其特征在于，所述基底为具有第二导 电型的基底。
10.一种金属氧化半导晶体管的制造方法，其特征在于，所述方法包含 于一基底中形成具有第一导电型的一深井区；于所述深井区中形成具有第二导电型的一基体区；2于所述深井区中形成具有第一导电型的一漏极，且所述漏极位于所述基体区之外； 于所述基体区中形成具有第一导电型的一源极；于所述基体区和所述漏极之间形成一栅极结构，所述栅极结构覆盖所述基体区的部分 和所述深井区的部分；以及形成一感应电荷区，所述感应电荷区位于邻接所述基体区的部份所述深井区，且所述 感应电荷区未邻接所述栅极结构所覆盖的所述深井区。
11.如权利要求10所述的制造方法，其特征在于，形成所述感应电荷区的方式包含将 一场电极配置于所述感应电荷区的上方，且所述场电极电性连接所述源极，当所述源极被 施以一电压时，将形成所述感应电荷区。
全文摘要
本发明涉及一种MOS晶体管及其制造方法，MOS晶体管包括具有第一导电型的深井区、具有第二导电型的基体区、具有第一导电型的源极、具有第一导电型之漏极、栅极结构、第一场氧化层与场电极；深井区位于基底中；基体区位于深井中；源极位于基体区中；漏极位于深井区中，且位于基体区之外；栅极结构位于源极与漏极之间，并覆盖基体区的部份与深井区的部份；第一场氧化层覆盖邻接基体区的部份深井区，且第一场氧化层所覆盖的深井区与栅极结构所覆盖的深井区相距一预定距离；场电极电性连接源极，并且至少覆盖部份第一场氧化层。本发明可有效抑制横向穿透崩溃的发生，进而保护MOS晶体管周边元件不受损坏。
文档编号H01L21/336GK101964361SQ20091015742
公开日2011年2月2日 申请日期2009年7月24日 优先权日2009年7月24日
发明者潘钦寒, 陈柏安 申请人:新唐科技股份有限公司