静电放电保护电路及半导体元件的制作方法
【技术领域】
[0001]本发明实施例有关于半导体技术，且特别是关于应用于半导体装置内的一种静电放电保护电路及半导体元件。
【背景技术】
[0002]当累积在物体表面的过量电荷发现有路径可到达具有不同电位的物体(例如接地端)时，突然以及瞬间的电流的流动即为静电放电。当静电电荷移动到集成电路(integrated circuit, IC)内，成为损害或是破坏栅极氧化物、金属化(metalizat1n)以及接面(junct1n)的电流。静电放电可发生在当带电体接触到集成电路、带电集成电路接触到接地表面，或是带电机器接触到集成电路时。
[0003]在半导体元件的搬运(handling)期间，静电放电是常发生的现象。静电电荷可累积在半导体集成电路元件中，并可能在半导体集成电路元件内引起破坏性的作用。静电放电压力(stress)可能发生在集成电路制造的测试阶段、集成电路的装置被放置在电路板上时，以及安装集成电路在内的设备的使用期间。静电放电对电子装置中集成电路的损害可能会部分地或是有时会完全地停止集成电路的操作。
[0004]对集成电路的制造而言，随着技术的发展，静电放电的保护能力变得越来越重要。当半导体工艺技术进步到例如深亚微米(deep submicron)领域时,所产生的按比例缩小且包括较浅接面(shallower junct1n)深度以及薄栅极氧化层的半导体元件对静电放电压力具有较少的容忍性。因此，在集成电路的输入/输出接合垫(1/0 pad)必须提供静电放电保护电路以避免来自静电放电压力的损害。
【发明内容】
[0005]本发明实施例提供一种静电放电保护电路，包括:一滤波电路，其包括:一电容装置，其中该电容装置的一第一端耦接至具有一第一电压的一第一轨线，且电容装置的一第二端耦接至一第一节点；以及一第一电阻，其中第一电阻的一第一端耦接至第一节点，且第一电阻的一第二端耦接至具有一第二电压的一第二轨线，其中第一电压大于第二电压；一静电放电保护元件，包括:一第一 N型场效晶体管，其具有一栅极、一漏极及一源极，漏极耦接至该第一轨线，且源极耦接至第二轨线，栅极接收一第三电压以开启第一 N型场效晶体管；以及一触发电路，耦接于滤波电路与静电放电保护元件之间。
[0006]本发明实施例还提供一种半导体元件，包括:一高通滤波电路，用以提供一第一电压；一静电放电保护元件；以及一触发电路，耦接于该高通滤波电路以及该静电放电保护元件之间，其中当正电荷所引发的一静电放电事件发生于一第一轨线时，该触发电路用以提供该静电放电保护元件小于该第一电压的一第二电压，借以让该正电荷通过该静电放电保护元件导至一第二轨线。
【附图说明】
[0007]图1显示一静电放电保护系统的简单示意图。
[0008]图2A显示使用栅极接地N型场效晶体管的静电放电保护电路210的电路图。
[0009]图2B显示使用栅极电阻接地N型场效晶体管的静电放电保护电路220的电路图。
[0010]图2C显示使用RC反相器的N型场效晶体管的静电放电保护电路230的电路图。
[0011]图3显示依据本发明一实施例的静电放电保护电路300的功能方块图。
[0012]图4A显示依据本发明一实施例的静电放电保护电路300的电路图。
[0013]图4B显示依据本发明另一实施例的静电放电保护电路300的电路图。
[0014]图5显示依据本发明一实施例中的滤波电路310的增益图。
[0015]图6A?图6B显示依据本发明一实施例中的静电放电保护电路300的频率响应图。
[0016]图7A?图7B显示图2C中的静电放电保护电路230的频率响应图。
[0017]主要元件符号说明
[0018]100?静电放电保护系统；
[0019]101?第一端点；
[0020]102?静电放电保护电路；
[0021]105 ?电阻；
[0022]106?第二端点；
[0023]108?内部电路；
[0024]210、220、230、300?静电放电保护电路；
[0025]310?滤波电路；
[0026]320?触发电路；
[0027]330?静电放电保护元件；
[0028]VDD、VSS ?电压；
[0029]Mn、M21、M31、M32、M33、M40、M41、M42 ?场效晶体管；
[0030]N31、N32、A、B ?节点；
[0031]R21、R31、R32、R41、R42 ?电阻；
[0032]C31、C41 ?电容；
[0033]600 — 640、700 — 740 ?波形。
【具体实施方式】
[0034]为使本发明的上述目的、特征和优点能更明显易懂，下文特举一些实施例，并配合所附图式，作详细说明如下。
[0035]图1显示一静电放电保护系统的简单示意图。静电放电保护系统100主要包括一第一端点101、一静电放电保护电路102、一第二端点106及一内部电路108。第一端点101可以f禹接输入/输出端(Input/Output Pad)或是电源供应(Vdd)端。第二端点106可率禹接低位准电源(VSS)供应端(例如:接地(GND)端)。从静电放电(ElectrostaticDischarge,ESD)事件(例如:静电放电突波)发生于第一端点101起,稱接于第一端点101以及第二端点106之间的静电放电保护电路102可用以保护内部电路108。静电放电保护电路102可为主要的静电放电保护装置，借由限制电压以及允许静电放电的高电流被安全地放电至第二端点106，静电放电保护电路102可防护在第一端点101上的静电放电突波。
[0036]举例来说，静电放电保护电路102可包括以串联方式连接的一个或多个二极管的二极管串(d1de chain)、具有栅极端、源极端以及漏极端的栅极接地N型金氧半导体晶体管(grounded-gate NM0S，GGNM0S，如图2A所示)、或是如图2B、图2C所示的电路。位于第一端点101以及第二端点106之间的保护电路可耦接至以及并联于受保护的元件或是内部电路108。在静电放电电流损害受保护的内部电路108之前，静电放电保护电路102可被设计成能先被触发。在其他实施例中，可使用电阻105来进一步限制电流流至内部电路108,以作为额外的保护。
[0037]图2A显示使用栅极接地N型场效晶体管(Grounded-gate NMOS, GGNM0S)的静电放电保护电路210的电路图。图2B显示使用栅极电阻接地N型场效晶体管(GRNMOS)的静电放电保护电路220的电路图。图2C显示使用RC反相器的N型场效晶体管的静电放电保护电路230的电路图。
[0038]请参考图1及图2A，当一静电放电事件发生在第一端点101上，会引发静电放电保护电路210的N型场效晶体管M11的漏极形成一双极结型晶体管(Bipolar Junct1nTransistor,BJT)的集极,而N型场效晶体管M11的源极则成为双极结型BJT的射极,N型场效晶体管M11的基体则成为双极结型BJT的基极。因此，当静电放电事件发生在第一端点101上时，会使得双极结型BJT的集极一基极接面成为反向偏压而到达累增击穿(avalanchebreakdown)点。此时，由基极流至接地端的正向电流会在基体中的一双极结型电阻中产生一电压差，进而导致在基极一射极的接面上出现一正向偏压Vbe，进而导通该双极结型BJT (意即导通N型场效晶体管M11)，借以将静电放电电流导至接地端。
[0039]在图2B中，静电放电保护电路220的N型场效晶体管M21的栅极增加了接地的电阻R21，其中电阻R21可用以存储电荷，进而在当有静电放电事件发生时，可让N型场效晶体管M21进入微微导通的状态，借以将静电放电电流更快地导至接地端。在图2A及图2B中的静电放电保护电路均是被动式的电路，仅被动地由静电放电事件所触发。本领域具通常知识者能了解前述被动式电路的定义，在此不再详述。
[0040]在图2C中所示的静电放电保护电路230则为一主动式的保护电路，其可利用一额外的机制检测静电放电事件，并可达到更快速的反应时间以将静电放电电流导入接地端。更进一步