布线基板的制造方法
【技术领域】
[0001]本发明涉及用于搭载半导体元件等的布线基板的制造方法。
【背景技术】
[0002]作为用于搭载半导体元件等的高密度布线基板，已知增层(build-up)布线基板。增层布线基板利用通孔导体来将夹着绝缘层并位于上下的布线导体彼此连接，从而形成多层布线结构。
[0003]图17A以及B中表示现有的增层布线基板中的多层布线结构。图17A是现有的增层布线基板中的主要部分剖面图，图17B是其俯视图。进一步地，图18是图17A所示的主要部分示意剖面图的局部放大图，图19是图17B所示的示意俯视图的局部放大图。如图17A以及B所示，在现有的布线基板中，在下层的绝缘层11上粘附有下层的布线导体12。在下层的绝缘层11以及下层的布线导体12上层叠有上层的绝缘层13。在上层的绝缘层13形成有通孔V。通孔V将下层的布线导体12作为底面。在通孔V内填充有通孔导体14。通孔导体14与下层的布线导体12连接。在上层的绝缘层13上粘附有上层的布线导体15。上层的布线导体15具有:与通孔导体14 一体形成的带状图案15a以及宽面积的整体图案15b。
[0004]进一步地，上层的布线导体15在与通孔导体14对应的位置具有焊盘L。焊盘L比通孔V大，并覆盖通孔V上。通过设置焊盘L，从而即使在通孔V的形成位置与上层的布线导体15的形成位置之间产生制造偏差上的偏离，下层的布线导体12与上层的布线导体15也经由通孔导体14而被可靠地连接。
[0005]但是，设置焊盘L成为上层的布线导体15的高密度布线化的障碍。因此，在JP特开2003-198085号公报中，提出了一种在通孔上不设置焊盘，而通过在通孔导体上设置宽度比通孔导体窄的布线图案来实现高密度布线的电路基板及其制造方法。
[0006]但是，在JP特开2003-198085号公报中提出的电路基板的制造方法中，首先，在形成有通孔的绝缘层的通孔内以及上表面的整面形成种子层以及由电解铜镀构成的镀导体层。然后，在其镀导体层上，形成覆盖残留部分的抗蚀剂图案来作为布线图案，通过将该抗蚀剂图案作为掩模来对镀导体层进行蚀刻从而形成布线图案。该方法被称为减成法。由于通过将由厚的电解铜镀构成的镀导体层蚀刻为规定图案来形成布线图案，因此抗蚀剂图案下的布线图案从侧面被蚀刻的侧面蚀刻变大。因此，难以形成微小布线。
【发明内容】
[0007]本发明的课题在于，提供一种能够在通孔导体上通过微小布线来形成宽度比通孔导体窄的布线图案的布线基板的制造方法。
[0008]第I实施方式所涉及的布线基板的制造方法包含:在上表面形成有下层的布线导体的下层的绝缘层，按照覆盖该下层的布线导体的方式形成上层的绝缘层的工序；在所述上层的绝缘层形成将所述下层的布线导体作为底面的通孔的工序；在所述通孔内以及所述上层的绝缘层上表面，粘附第I基底金属层的工序；在所述第I基底金属层上，形成具有使所述通孔上及其周边露出的第I开口图案的第I阻镀层的工序；在所述第I开口图案内，粘附至少完全填充所述通孔的第I电解镀层的工序；去除所述第I阻镀层，并且按照所述第I电解镀层的表面从所述上层的绝缘层的表面凹陷O?15 μ m的方式来进行处理，来形成由所述第I基底金属层以及所述第I电解镀层构成的通孔导体的工序；在所述通孔导体的表面以及所述上层的绝缘层的露出表面粘附第2基底金属层的工序；在所述第2基底金属层上，形成在所述通孔上穿过并且具有宽度比该通孔窄的第2开口图案的第2阻镀层的工序；在所述第2开口图案内，粘附第2电解镀层的工序；以及去除所述第2阻镀层，并且蚀刻去除从所述第2电解镀层露出的所述第2基底金属层，来形成由所述第2基底金属层以及所述第2电解镀层构成的上层的布线导体的工序。
[0009]根据第I实施方式所涉及的布线基板的制造方法，在利用由第I基底金属层以及第I电解镀层构成的通孔导体来填充了通孔内之后，在其上通过所谓的半加成法形成由第2基底金属层以及第2电解镀层构成的布线图案。因此，能够更良好地将通孔导体填充在通孔内，并且能够通过微小布线形成布线图案。
[0010]第2实施方式所涉及的布线基板的制造方法的布线基板具备:下层的绝缘层，该下层的绝缘层形成有下层的布线导体；上层的绝缘层，该上层的绝缘层形成于该下层的布线导体以及下层的绝缘层上；通孔，该通孔将所述下层的布线导体作为底面来形成于该上层的绝缘层；通孔导体，该通孔导体被填充在该通孔内，上端位于从上层的绝缘层的表面凹陷O?15 μπι ;以及上层的布线导体，该上层的布线导体在所述上层的绝缘层上以及所述通孔导体上，具有以比该通孔导体的上端窄的宽度在所述通孔导体上横穿的带状图案，所述布线基板的制造方法包含以下的(I)?(7)的工序:
[0011](I)在所述下层的绝缘层上形成所述下层的布线导体的工序；
[0012](2)在所述下层的绝缘层上以及所述下层的布线导体上形成所述上层的绝缘层的工序；
[0013](3)在所述上层的绝缘层形成所述通孔的工序；
[0014](4)使得用于电解镀的基底导体层粘附在所述上层的绝缘层上以及所述通孔内的工序；
[0015](5)在形成有所述上层的布线导体的部位的所述上层的绝缘层上以及所述通孔内及其周边的所述基底导体层上，形成完全填充所述通孔内并且在所述上层的绝缘层上表面的面积占有率为40?55%的电解镀层的工序；
[0016](6)按照所述通孔上的所述电解镀层的上表面从所述上层的绝缘层的上表面凹陷O?15 μπι的方式对所述基底导体层以及所述电解镀层的整面进行蚀刻来形成所述通孔导体的工序；和
[0017](7)在所述上层的绝缘层上以及所述通孔导体上通过半加成法来形成所述上层的布线导体的工序。
[0018]根据第2实施方式所涉及的布线基板的制造方法，在利用上端位于从上层的绝缘层的上表面凹陷O?15 μπι的通孔导体来填充了形成于上层的绝缘层的通孔内之后，通过半加成法来形成具有以比通孔导体的上端窄的宽度在该通孔导体上横穿的带状图案的上层的布线导体。因此，能够在上层的绝缘层上以高密度形成微小布线。
[0019]在形成有上层的布线导体的部位的上层的绝缘层上表面以及通孔内及其周边，形成了完全填充通孔内并且在上层的绝缘层上表面的面积占有率为40?55%的电解镀层之后，通过蚀刻来在该电解镀层的整面形成通孔导体。因此，能够形成厚度偏差小的通孔导体。这是由于该面积占有率是适合于使上层的绝缘层上的镀层厚度均匀的占有率，并且是在对电解镀层进行蚀刻来形成通孔导体时，第I电解镀层的残渣难以残留在上层的绝缘层上的占有率。
[0020]进一步地，即使该电解镀层的残渣残留在上层的绝缘层上，该电解镀层也形成于形成有上层的布线导体的部位，上层的布线导体按照重合的方式形成在其上。因此，上层的布线导体的电绝缘可靠性不会被损害。
【附图说明】
[0021]图1是表示通过第I实施方式所涉及的布线基板的制造方法而制造的布线基板的一个例子的主要部分剖面图。