专利名称：互补式金氧半导体影像感测元件的制作方法
技术领域：
本发明涉及半导体制造技术领域，尤其是一种互补式金氧半导体影像感测元件(CMOS image sensor)，特别是一种可以增加量子效率(quantumefficiency)并且避免跨越干扰(cross talk)现象的互补式金氧半导体影像感测元件(CMOS image sensor)。
请参阅图1以及图2，图1为习知CMOS影像感测器的半导体晶片的上视图(top-view diagram)，图2为图1的半导体晶片沿AA方向的剖面图(cross sectional diagram)。习知的CMOS影像感测器中包含有三个MOS晶体管，分别用来作为重置元件(reset MOS)、电流汲取元件(currentsource follower)以及列选择开关(row selector)，以及一个感光二极管，用来感测光照的强度。如图1与图2所示，习知影像感测器是制作于一个p型基底12的半导体晶片10上，p型基底12表面包含有一N通道MOS区30，用来制作NMOS晶体管16，以及一光感测区32，用来制作一感光二极管34。其中，各该MOS晶体管可以直接制作于基底12上，或是可以先选择性地于基底12中形成P型井(未显示)或N型井(未显示)，再将各该MOS晶体管分别制作于该P型井或N型井上。
NMOS晶体管16包含有一导电体18构成的栅极。该栅极周围设有一侧壁子22，且该栅极两侧的基底12中形成有一轻离子布植形成的LDD层20以及一重离子布植形成HDD(heavily doped drain)层24，作为NMOS晶体管16的源极与汲极。其中，光感测区32的HDD层24与NMOS晶体管16的HDD层24同时形成，且光感测区32中的HDD层24与P型基底12的PN接合(junction)形成一空乏区，因而构成一个感光二极管34。此外，光感测区32周围环绕有一浅沟隔离14，且在各浅沟隔离14下方的基底12中另形成有一P型井13，其目的在于避免各感光二极管34产生的接合电流(junction current)横向漂移至相邻的影像感测元件，因而降低其解析度(resolution)。
由于习知CMOS影像感测元件的结构，其光感测区32由一深HDD层24所构成，因此感光二极管34的空乏区位于基底12深处。然而当该空乏区接收入射光照射而将光子转换成电流时，入射光的光子数量会随着入射深度而损耗，特别是对于短波长光(例如蓝光)照射时，因为短波长光对半导体晶片的穿透深度(skin depth)较浅，其感测度衰减的情形会更严重。另一方面，由于该空乏区感应产生的接合电流亦位于基底12深处，因此P型井13阻挡接合电流横向漂移的效果有限，容易导致跨越干扰(cross talk)现象的发生。
因此，本发明的主要目的即在于提供一种具有高量子效率并且可以避免跨越干扰现象的互补式金氧半导体影像感测元件。
在本发明的最佳实施例中，该影像感测元件制作于一半导体晶片上，且该半导体晶片表面包含有一第一导电型式的硅基底。该影像感测元件包含有一光感测区，由一第二导电型式的浅掺杂区所构成，且该浅掺杂区形成于该基底表面的一第一预定深度；一第二预定深度的绝缘层设于该基底的表面并环绕于该光感测区周围，且该第二预定深度大于该第一预定深度；一金氧半导体晶体管(MOS transistor)制作于该半导体晶片上并电连接于该光感测区；以及一第一导电型式的深掺杂区形成于该绝缘层下方的基底中，且该深掺杂区的掺质浓度与深度呈一高斯分布(Gaussdistribution)。
由于本发明制作的CMOS影像感测元件于接近基底表面形成一浅掺杂区作为感光区域，因此该感测元件接收的光子数目不会随着入射深度而减少，特别是对于穿透深度(skin depth)较浅的短波长光照射，因此该感测元件具有较高的量子效率(quantum efficiency)。此外，本发明制作的CMOS影像感测元件于绝缘层下方另形成一深掺杂区，且该深掺杂区的掺质浓度与深度呈一高斯分布(Gauss distribution)，故可以有效避免该光感测区产生的接合电流扩散至相邻的感测元件而造成的跨越干扰(cross talk)现象。
图1为习知的影像感测器的半导体晶片的上视图；图2为图1的半导体晶片延AA方向的剖面图；图3为本发明的影像感测器的半导体晶片的上视图；
图4为图3的半导体晶片延BB方向的剖面图。
图示的符号说明10 半导体晶片 12P型基底14 浅沟隔离 16NMOS晶体管18 导电体 20LDD层22 侧壁子 24HDD层30 N通道MOS区 32光感测区13 P型井 34感光二极管40 半导体晶片 41浅沟隔离42 P型基底43NMOS晶体管45 深掺杂区 50浅掺杂区51 感光二极管 52N通道MOS区54 光感测区如图3与图4所示，在本发明的最佳实施例中，该影像感测器是制作于一个p型基底42的半导体晶片40上，p型基底42表面并设定有一N通道MOS区52，用来制作NMOS晶体管43，以及一光感测区54，用来制作一感光二极管51。如图4所示，本发明的影像感测元件结构中的光感测区54，由一N型的浅掺杂区50所构成，且浅掺杂区50形成于基底42表面约50～1000的深度范围。此外，一深度约为400～4000的绝缘层设于基底42的表面并环绕于光感测区54周围。该绝缘层可由一浅沟隔离结构(Shallow Trench Isolation，STI)41或是一场氧化层(Field OxideLayer)(未显示)所构成。
本发明的p型基底42表面另包含有一P型的深掺杂区45形成于浅沟隔离41下方的基底42中，该深掺杂区45可以是一P型井，该P型井的深度大于4000埃，且深掺杂区45的掺质浓度与深度呈一高斯分布(Gaussdistribution)。由于在本发明的影像感测结构中，浅掺杂区50的深度小于绝缘层的深度，因此形成于绝缘层下方的深掺杂区45与浅掺杂区50并未相邻。
需另外说明的是，在本实施例中，基底42为p型基底，浅掺杂区50为N型，深掺杂区45为P型；而在另一实施例中，它们的导电型式也可以相反，即基底42为N型基底，浅掺杂区50为P型，深掺杂区45为N型，等等，但发明的机理是相同的。
本发明的影像感测元件结构中，构成光感测区的浅掺杂区形成于接近晶片表面的基底中，因此该浅掺杂区与该基底的介面形成的空乏区接近该基底表面。由于该空乏区的作用在接收光子并转换成电子而产生接合电流(junction current)，因此其接收的光子数目不会因为光线必须深入穿透基底而有损耗，进而可提高本发明的感测元件的量子效率(quantumefficiency)。此外，形成于环绕该光感测区周围的绝缘层下方的深掺杂区，其掺质浓度与深度呈一高斯分布，因此能有效避免该光感测区产生的接合电流扩散至相邻的感测元件而造成的跨越干扰(crosst alk)现象，大幅提高该感测元件的解析度。
相较于习知的影像感测元件结构，本发明的影像感测元件结构利用一浅掺杂区作为光感测区，因此可以提高该感测元件的量子效率，而且，本发明于该光感测区周围的绝缘层下方，另形成有一掺质浓度与深度呈一高斯分布的深掺杂区，因此可以有效避免跨越干扰现象的发生，进而提高该影像感测元件的解析度。
以上所述仅为本发明的较佳实施例，凡本发明申请专利范围所做的均等变化与修饰，皆应属本发明专利的涵盖范围。
权利要求
1.一种互补式金氧半导体影像感测元件，该影像感测元件制作于一半导体晶片上，且该半导体晶片表面包含有一第一导电型式的硅基底，其特征是该影像感测元件包含有一光感测区，由一第二导电型式的浅掺杂区所构成，且该浅掺杂区形成于该基底表面的一第一预定深度；一第二预定深度的绝缘层，设于该基底的表面并环绕于该光感测区周围，且该第二预定深度大于该第一预定深度；一金氧半导体晶体管，制作于该半导体晶片上并电连接于该光感测区；以及一第一导电型式的深掺杂区形成于该绝缘层下方的基底中，且该深掺杂区的掺质浓度与深度呈一高斯分布。
2.如权利要求1所述的CMOS影像感测元件，其特征是该第一导电型式为P型，且该第二导电型式为N型。
3.如权利要求1所述的CMOS影像感测元件，其特征是该第一导电型式为N型，且该第二导电型式为P型。
4.如权利要求1所述的CMOS影像感测元件，其特征是该第一预定深度约为50～1000。
5.如权利要求1所述的CMOS影像感测元件，其特征是该绝缘层包含一浅沟隔离结构或是一场氧化层。
6.如权利要求1所述的CMOS影像感测元件，其特征是该第二预定深度约为400～4000。
7.如权利要求2所述的CMOS影像感测元件，其特征是该深掺杂区为一P型井，且该P型并的深度大于4000埃。
8.如权利要求3所述的CMOS影像感测元件，其特征是该深掺杂区为一N型井，且该N型井的深度大于4000埃。
9.如权利要求1所述的CMOS影像感测元件，其特征是该深掺杂区用来避免该光感测区产生的接合电流扩散至相邻的感测元件而造成的跨越干扰现象。
10.如权利要求1所述的CMOS影像感测元件，其特征是该浅掺杂区与该基底的介面形成一空乏区，该空乏区可以接收光子并转换成电子而产生接合电流，由于该空乏区接近该基底表面，因此接收的光子数目不会随着入射深度而减少，进而提高该感测元件的量子效率。
11.一种可以增加量子效率并且避免跨越干扰现象的互补式金氧半导体影像感测元件，该影像感测元件制作于一半导体晶片上，且该半导体晶片表面包含有一第一导电型式的硅基底，其特征是该影像感测元件包含有一光感测区，由一第二导电型式的浅掺杂区所构成，且该浅掺杂区形成于该基底表面的一第一预定深度；一第二预定深度的绝缘层设于该基底的表面并环绕于该光感测区周围，且该第二预定深度大于该第一预定深度；一金氧半导体晶体管制作于该半导体晶片上并电连接于该光感测区；以及一第一导电型式的深掺杂区形成于该绝缘层下方的基底中，且该深掺杂区的掺质浓度与深度呈一高斯分布，以避免该光感测区产生的接合电流扩散至相邻的感测元件，而造成跨越干扰的现象；其中该浅掺杂区与该基底的介面形成一空乏区，该空乏区可以接收光子并转换成电子而产生接合电流，由于该空乏区接近该基底表面，因此接收的光子数目不会随着入射深度而减少，进而提高该感测元件的量子效率。
12.如权利要求11所述的CMOS影像感测元件，其特征是该第一导电型式为P型，且该第二导电型式为N型。
13.如权利要求11所述的CMOS影像感测元件，其特征是该第一导电型式为N型，且该第二导电型式为P型。
14.如权利要求11所述的CMOS影像感测元件，其特征是该第一预定深度约为50～1000。
15.如权利要求11所述的CMOS影像感测元件，其特征是该绝缘层包含一浅沟隔离结构或是一场氧化层。
16.如权利要求11所述的CMOS影像感测元件，其特征是该第二预定深度约为400～4000。
17.如权利要求12所述的CMOS影像感测元件，其特征是该深掺杂区为一P型井，且该P型井的深度大于4000埃。
18.如权利要求13所述的CMOS影像感测元件，其特征是该深掺杂区为一N型井，且该N型井的深度大于4000埃。
全文摘要
本发明提供一种互补式金氧半导体影像感测元件(CMOS image sensor)，该影像感测元件制作于一半导体晶片上，且该半导体晶片表面包含有一第一导电型式的硅基底。该影像感测元件包含有一光感测区，由一第二导电型式的浅掺杂区所构成，且该浅掺杂区形成于该基底表面的一第一预定深度；一第二预定深度的绝缘层设于该基底的表面并环绕于该光感测区周围，且该第二预定深度大于该第一预定深度；一金氧半导体晶体管(MOS transistor)制作于该半导体晶片上并电连接于该光感测区；以及一第一导电型式的深掺杂区形成于该绝缘层下方的基底中，且该深掺杂区的掺质浓度与深度呈一高斯分布(Gauss distribution)。
文档编号H01L27/148GK1416176SQ02143620
公开日2003年5月7日 申请日期2002年9月24日 优先权日2001年11月2日
发明者陈重尧, 林震宾 申请人:联华电子股份有限公司