具有多样的金属硅化物的半导体元件及其制造方法

专利名称：：具有多样的金属硅化物的半导体元件及其制造方法
技术领域：
：本发明是有关于一种半导体集成电路元件，特别是有关于一种具有金属硅化物的元件及其制造方法。
背景技术：
：半导体集成电路(IC)业近年来进步非常迅速，使得IC元件不但越作越小，而且越作越复杂。然而，为了能制造出复杂的IC元件，有必要进一步研发IC制程。在金属氧化物半导体场效应管晶体管(MOSFET)中，经常采用金属硅化物来得到可靠的接触状况和低接触电阻。金属硅化物可以用来提供位于金属线和基底接触区域之间的介面，如多晶硅栅极、硅源极和硅漏极。在源/漏极区上设置金属硅化物可以降低位于金属接触与下方结构之间的路径的表面电阻(sheetresistance)。目前，各种晶体管均采用相同的金属硅化物，然而这些不同型式的晶体管(例如NMOS和PMOS)会因为所使用金属或硅化物型式的不同而具有不同的表面电阻。因此，有必要研究一种半导体元件及其制造方法，从而能够解决上述问题。
发明内容有鉴于此，本发明的目的在于提供一种具有多样的金属硅化物的半导体元件及其制造方法，使位于同一芯片上的不同型式的晶体管具有相同的表面电阻，从而获得可靠的接触状况，并解决现有技术的缺点。为了实现上述目的，本发明提供一种具有多样的金属硅化物的半导体元件，包括一个半导体基底；一个第一金属硅化物，位于该半导体基底的第一主动区；以及一个第二金属硅化物，位于该半导体基底的第二主动区，其中该第一金属硅化物不同于该第二金属硅化物，且该第一金属硅化物和该第二金属硅化物中的至少一个是合金金属硅化物。据权本发明所述的具有多样的金属硅化物的半导体元件，所述第一金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。根据本发明所述的具有多样的金属硅化物的半导体元件，所述第二金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。根据本发明所述的具有多样的金属硅化物的半导体元件，所述第一主动区具有一个第一结构，所述第二主动区具有一个第二结构。根据本发明所述的具有多样的金属硅化物的半导体元件，当所述第一结构包含一个N型金属氧化物半导体场效应晶体管，则所述第二结构包含一个P型金属氧化物半导体场效应晶体管；当所述第一结构包含一个P型金属氧化物半导体场效应晶体管，则所述第二结构包含一个N型金属氧化物半导体场效应晶体管。根据本发明所述的具有多样的金属硅化物的半导体元件，所述第一结构和所述第二结构中的至少一个包括一个源极；一个漏极；以及一个栅极结构，该栅极结构包含一个栅极介电层和一个栅极电极。根据本发明所述的具有多样的金属硅化物的半导体元件，所述第一金属硅化物的功函数约小于4.4eV，所述第二金属硅化物的功函数约大于4.7eV。根据本发明所述的具有多样的金属硅化物的半导体元件，所述第一金属硅化物是一个第一合金硅化物，所述第二金属硅化物是一个第二合金硅化物。根据本发明所述的具有多样的金属硅化物的半导体元件，所述第一合金硅化物包含具有第一摩尔组成的一个第一金属和一个第二金属，所述第二合金硅化物包含具有第二摩尔组成的该第一金属和该第二金属，其中，该第一摩尔组成不同于该第二摩尔组成。根据本发明所述的具有多样的金属硅化物的半导体元件，所述第一金属是镍，所述第二金属是钴。为了实现上述目的，本发明还提供一种具有多样的金属硅化物的半导体元件的制造方法，包括下列步骤在一个半导体基底上的第一区和第二区沉积上一个第一金属层，其中该第一金属层包含至少一个第一金属；在该第一区和该第二区上沉积一个第二金属层，其中该第二金属层包含至少一个第二金属；选择性地移除位于该第二区中的该第一金属层与该第二金属层中的一个；以及在该第一区上形成包含该第一和第二金属的一个第一金属硅化物，以及在该第二区上形成包含未被移除的该第一金属或该第二金属的一个第二金属硅化物。根据本发明所述的具有多样的金属硅化物的半导体元件的制造方法，形成所述第一和第二金属硅化物之后，除去所述第一和第二金属的未反应部份。根据本发明所述的具有多样的金属硅化物的半导体元件的制造方法，所述第一区和所述第二区中的一个是N型金属氧化物半导体，另一个是P型金属氧化物半导体。根据部分所述的具有多样的金属硅化物的半导体元件的制造方法，所述第一金属是镍，所述第二金属是钴。为了实现上述目的，本发明还提供一种具有多样的金属硅化物的半导体元件的制造方法，包括下列步骤在一个半导体基底上的第一区与第二区上沉积一个硬掩膜层；选择性地移除位于该第一区中的该硬掩膜层；在该第一区与该第二区上沉积一个第一金属层，其中该第一金属层包含一个第一金属；在该第一区上形成包含有第一金属的一个第一金属硅化物层；除去位于该第一和第二区上的该第一金属的未反应部份；除去位于该第二区上的该硬掩膜层；在该第一区与该第二区上沉积一个第二金属层，其中该第二金属层包含一个第二金属，该第二金属不同于该第一金属；以及在该第一区上形成包含有第一与第二金属的一个第二金属硅化物层，以及在该第二区上形成包含有第二金属的一个第三金属硅化物层。根据本发明所述的具有多样的金属硅化物的半导体元件的制造方法，所述硬掩膜层的材质是氧化硅、氮化硅、氮氧化硅、碳化硅、高介电材料或其组合。为了实现上述目的，本发明还一种具有多样的金属硅化物的半导体元件的制造方法，包括下列步骤在一个半导体基底上的第一区与第二区上沉积一个第一金属层，其中该第一金属层包含一个第一金属；在该第一区与该第二区上沉积一个第二金属层，其中该第二金属层包含一个第二金属；在该半导体基底上的第一区与第二区上沉积一个第三金属层，其中该第三金属层包含该第一金属；选择性地移除位于该第二区中的该第一金属层与该第二金属层中的一个；以及在该第一区上形成包含该第一和第二金属的一个第一金属硅化物，以及在该第二区上形成包含该第一和第二金属的一个第二金属硅化物，其中该第一金属硅化物中的第一金属含量比例大于该第二金属硅化物中的第一金属含量比例。根据本发明所述的具有多样的金属硅化物的半导体元件的制造方法，选择性地移除位于所述第二区中的所述第一金属层与所述第二金属层中的一个的制程包括在沉积所述第二金属层之前，先选择性地除去所述第一金属层。根据本发明所述的具有多样的金属硅化物的半导体元件的制造方法，选择性地移除位于所述第二区中的所述第一金属层与所述第二金属层之一的制程包括在沉积所述第三金属层之后，选择性地除去所述第三金属层。根据本发明所述的具有多样的金属硅化物的半导体元件的制造方法，所述第一金属与所述第二金属中的一个是镍，另一个是钴。本发明提供的具有多样的金属硅化物的半导体元件及其制造方法，由于能够在位于同一芯片上的不同型式的晶体管上，形成具有不同功函数的金属硅化物，因而能够得到可靠的接触状况，并能解决现有技术的缺点。图1是本发明的一个范例结构的部分剖面图。图2a是制造图1所示结构的第一范例方法的流程图。图2b至2g是采用图2a所示的方法制造图1所示结构的制程剖面图。图3a是制造图1所示结构的第二范例方法的流程图。图3b至3g是采用图3a所示的方法制造图1所示结构的制程剖面图。图4a是制造图1所示结构的第三范例方法的流程图。图4b至4k是采用图4a所示的方法制造图1所示结构的制程剖面图。图5a是制造图1所示结构的第四范例方法的流程图。图5b至5h是采用图5a所示的方法制造图1所示结构的制程剖面图。图6a是制造图1所示结构的第五范例方法的流程图。图6b至6h是采用图6a所示的方法制造图1所示结构的制程剖面图。具体实施例方式本发明是有关于半导体集成电路领域，特别是有关于一种具有多样的金属硅化物(silicide)的元件及其制造方法。这里要说明的是，本说明书提供了许多不同的实施例或例子来说明本发明的各特征，但这些例子仅是利用特别的组成和结构来简化说明，并非限定本发明。一般而言，NMOS元件和PMOS元件都是采用相同的金属或合金硅化物。因为NMOS元件中硅源极和漏极的掺杂物(doping)不同于PMOS元件中硅源极和漏极的掺杂物，所以具有不同掺杂物的源/漏极的功函数(workfunction)也会不同。因此，选用一种金属硅化物的功函数，使其同时降低NMOS和PMOS的源/漏极接触电阻，是相当困难的。如图1所示，在本发明的一个实施例中，一个相配的金属硅化物(complementarysilicide)被提供于包含有一个NMOS100与一个PMOS120的单一结构中。NMOS100与PMOS120可以被形成在同一半导体基底(图中未示)上。该NMOS100包含栅极电极区102、间隙壁(spacer)104与106、栅极介电层108、栅极的金属硅化物区114、源极(图中未示)与源极的金属硅化物区116，以及漏极(图中未示)与漏极的金属硅化物区118。该PMOS120包含栅极电极区122、间隙壁124与126、栅极介电层128、栅极的金属硅化物区134、源极(图中未示)与源极的金属硅化物区136，以及漏极(图中未示)与漏极的金属硅化物区138。这里要说明的是，为了不混淆本发明特征，其他可形成于元件中的组成和/或层别未在图中显示。本实施例中的在其上制作NMOS100与PMOS120的半导体基底包含半导体元素(例如结晶、多晶或非晶结构的硅或锗)、混合的半导体结构(例如碳化硅、砷化镓、磷化镓、磷化铟、砷化铟、锑化铟)、合金半导体(例如SiGe，GaAsP，AlInAs，AlGaAs，GaInAs，GaInP，GaInAsP)或其组合。在一个实施例中，上述合金半导体基底包含具有梯度的SiGe特性(gradientSiGefeature)，即某位置Si和Ge的成分比例不同于另一位置Si和Ge的成分比例。在另一实施例中，SiGe合金是整个覆盖在硅基底上。在另一实施例中，SiGe基底是受到应力的。此外，上述合金半导体基底可包含有硅、锗、碳或其组合。而且，该半导体基底是绝缘层上有半导体(semiconductoroninsulator)的基底，例如硅覆绝缘层(SOI)基底，或绝缘层上有薄膜晶体管(TFT)。在一些例子中，该半导体基底可以包含有掺杂的外延层(dopedepilayer)或埋藏层(buriedlayer)。在其他例子中，上述混合的半导体基底可以包含有多层结构，或者上述硅基底可以包含有一个多层的混合半导体结构。上述NMOS100与PMOS120可以利用P阱(well)、N阱或双阱(dual-well)结构来制造，也可以直接形成在上述半导体基底之上或之内。在本例子中，有一个绝缘隔离区(图中未示)位于NMOS100与PMOS120之间。该绝缘隔离区可以使用隔离技术来完成，例如利用硅的区域氧化法(LOCOS)或浅沟槽绝缘隔离(STI)技术。此外，NMOS与PMOS可以具有凸起(raised)的源极和漏板结构、双栅极(doublegate)结构、多指状(multi-finger)结构或者鳍式场效应晶体管(FinFET)。除此之外，NMOS与PMOS也可以包含一个高应力薄膜。该NMOS100中的栅极介电层108以及该PMOS120中的栅极介电层128可以选用适当的介电材料或是包含多种介电材料的多层结构。该介电材料最好是具有高可靠性以及低漏电流。该介电材料可以是氧化硅、氮化硅、氮氧化硅或高k介质(highkdielectric)。该高k介质的介电常数(permittivity)可以大于10、15或20。该高k介质可以包含氧化铪、氧化锆、氧化铝、HfO2-Al2O3合金或其组合。该NMOS100中的栅极电极102以及该PMOS120中的栅极电极122包含导体材料，而且可以具有多层结构。上述栅极电极可以包含有硅、锗、金属或其组合。其中，该导体材料可以是多晶硅(poly-Si)、多晶硅锗(poly-SiGe)、金属、金属硅化物、金属氮化物、金属氧化物或其组合。间隙壁(spacers)104和106位于NMOS栅极102的两侧，而间隙壁124和126系位于PMOS栅极122的两侧。上述间隙壁104、106、124和126可以包含有介电材料，例如氧化硅、氮化硅、氮氧化硅、碳化硅或其组合。NMOS100中的源极和漏极(图中未示)可以直接形成于半导体基底上或P阱中，或是采用凸起结构。金属硅化物可以形成在源极和漏极的顶部而个别形成源极金属硅化物区116以及漏极金属硅化物区118。金属硅化物也可以形成在栅极电极102顶部而形成栅极金属硅化物区114。这些金属硅化物区114、116和118的材料包含硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。PMOS120中的源极和漏极(图中未示)可以直接形成于半导体基底上或N阱中，或是采用凸起结构。金属硅化物可以形成在源极和漏极的顶部而个别形成源极金属硅化物区136以及漏极金属硅化物区138。金属硅化物也可以形成在栅极电极122顶部而形成了栅极金属硅化物区134。这些金属硅化物区134、136和138的材料包含硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。在图1所示的结构中，用于NMOS100中金属硅化物区114、116和118的金属硅化物(统称为NMOS金属硅化物区)，不同于用于PMOS102中金属硅化物区134、136和138的金属硅化物(统称为PMOS金属硅化物区)。例如，尽管NMOS金属硅化物区和PMOS金属硅化物区两者都是金属硅化物，然而却是不同型式的金属硅化物，或是两者都是合金金属硅化物但具有不同的成分，或是两者都是具有相同成份的合金金属硅化物但具有不同的组成比例。同样地，NMOS金属硅化物区可以是金属硅化物，而PMOS金属硅化物区是合金金属硅化物，反之亦然。因此，本发明的相配的金属硅化物可以提供NMOS金属硅化物区和PMOS金属硅化物区的灵活的微调(flexiblefine-tuning)，因而能够改善接触阻抗、附着性和/或相容性(compatibility)。在一个相配的金属硅化物结构的例子中，不同组成的镍和钴可以被应用在该结构的制造过程中。这使得NMOS金属硅化物区和PMOS金属硅化物区中的组成能被微调而得到所需的功函数和表面电阻。例如，该NMOS金属硅化物区的功函数约小于4.4eV，而该PMOS金属硅化物区的功函数约大于4.7eV。这里要注意的是，本发明的相配的金属硅化物结构并不限定于NMOS和PMOS结构，而是可被用来在一个半导体基底上形成任意两个金属硅化物区，其中第一区具有第一型式的金属硅化物，而第二区具有第二型式的金属硅化物。每一区可以包含掺杂硅、掺杂的多晶硅区、源极、漏极、栅极或其组合的结构。此外，每一区中的结构可以包含一个元件，例如NMOS、PMOS、CMOS、FINFET、双极晶体管(bipolartransistor)、电容、电阻或其组合。以下说明本发明的第一实施例。如图2a、2b至2g所示。图2a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第一范例方法200。图2b至2g是采用图2a所示的第一范例方法200，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法200并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。在本实施例中，第一区是NMOS240，而第二区是PMOS270，如图2b所示。要注意的是，在进行本方法200之前，NMOS240与PMOS270可以先被形成。例如，该NMOS240包含一个栅极电极242、间隙壁244与246以及一个栅极介电层248。而该PMOS270包含一个栅极电极272、间隙壁274与276以及一个栅极介电层278。如图2a和2c所示，本方法200开始于步骤210，沉积第一金属部分250、280(使用相同金属“A”)个别覆盖于NMOS240与PMOS270上。第一金属部分250、280可以由物理气相沉积法(PVD)、电镀法(plating)、化学气相沉积法(CVD)或其组合所形成。其中，PVD可以是溅镀(sputtering)或蒸镀(evaporation)。其中，CVD可以是PECVD(plasmaenhanced，CVD)、APCVD(atmosphericpressure，CVD)、LPCVD(lowpressure，CVD)、HDPCVD(highdensityplasma，CVD)、ALCVD(atomiclayer，CVD)或其组合。在本实施例中，第一金属部分250、280包含镍，因为镍比其他合适的金属需要较少的热预算(thermalbudget)，所以镍经常用于0.13μm制程的金属硅化物技术中。硅化镍(nickelsilicide)能够在比较低温(约250℃至600℃)的单一加热步骤下形成，如此能减少基底中的硅消耗，因而能够形成非常浅的源/漏极接合(ultra-shallowsource/drainjunctions)。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputteretch)而得到干净的表面，之后才进行镍溅镀制程。如图2a与2d所示，接着进行步骤212，选择性移除第一金属部分280，而留下第一金属部分250。第一金属部分280可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分250与280，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第一金属部分280而做选择。例如当选用镍时，则使用湿蚀刻制程，该蚀刻液可为H2SO4+H2O2+H2O的混合溶液。而当选用钴时，该蚀刻液可包含HCl与H2O2。如图2a与2e所示，接着进行步骤214，将第二金属部分252、282个别地沉积于NMOS240与PMOS270上。第二金属部分252、282是由相同金属“B”所构成，要注意的是第二金属部分252、282的金属材料或成分不同于第一金属部分250、280。第二金属部分252、282的沉积方式可以是CVD或PVD。第二金属部分252、282的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分252、282是钴。如图2a与2f所示，接着进行步骤216，形成金属硅化物于NMOS240与PMOS270中。然而，被形成于NMOS240上的金属硅化物是不同于被形成于PMOS270上的金属硅化物。这是因为被形成于NMOS240上的金属硅化物是合金金属硅化物，其包含有第一金属部分250(例如金属A或镍)的金属硅化物与第二金属部分252(例如金属B或钴)的金属硅化物。而被形成于PMOS270上的金属硅化物，则仅包含第二金属部分282(钴)的金属硅化物。如图2f所示，位于NMOS240的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物254、源极金属硅化物256以及漏极金属硅化物258。而位于PMOS270的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物284、源极金属硅化物286以及漏极金属硅化物288。栅极金属硅化物254、源极金属硅化物256以及漏极金属硅化物258是合金金属硅化物(包含硅化镍和硅化钴)，而栅极金属硅化物284、源极金属硅化物286以及漏极金属硅化物288是硅化钴。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastablephase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤218(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。如图2a与2g所示，接着进行步骤218，从NMOS240、PMOS270以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。该蚀刻步骤可以通过两步骤来完成，其中每步骤可以针对不同金属而采用不同的蚀刻液。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。一般而言，因为金属硅化物是通过选择性反应与蚀刻而能够自我对准于栅极、源极以及漏极区，所以上述金属硅化制程并不需要光刻步骤来图案化金属硅化物层，因此也称之为自我对准金属硅化制程(self-alignedsilicide，salicide)。下面说明本发明的第二实施例。如图3a、2b至2g所示。图3a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第二范例方法300。图3b至3g是采用图3a所示的第二范例方法300，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法300并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。在本实施例中，第一区是NMOS340，而第二区是PMOS370，如图2b所示。要注意的是，在进行本方法300之前，NMOS340与PMOS370可以先被形成。例如，该NMOS340包含一个栅极电极342、间隙壁344与346以及一个栅极介电层348。而该PMOS370包含一个栅极电极372、间隙壁374与376以及一个栅极介电层378。如图3a与3c所示，本方法300开始于步骤310，沉积第一金属部分350、380(使用相同金属“A”)个别覆盖于NMOS340与PMOS370上。第一金属部分350、380可以是由PVD或CVD沉积而成。第一金属部分350、380可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分350、380包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputteretch)而得到干净的表面，之后才进行镍溅镀制程。如图3a与3d所示，接着进行步骤312，将第二金属部分352、382个别地沉积于NMOS340与PMOS370上。第二金属部分352、382是由相同金属“B”所构成，要注意的是第二金属部分352、382的金属材料或成分不同于第一金属部分350、380。第二金属部分352、382的沉积方式可以是CVD或PVD。第二金属部分352、382的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分352、382是钴。如图3a与3e所示，接着进行步骤314，选择性移除第二金属部分382，而使NMOS340中的第二金属部分352露出以及使PMOS370中的第一金属部分380露出。第二金属部分382可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分352与382，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第二金属部分382而做选择。如图3a与3f所示，接着进行步骤316，形成金属硅化物于NMOS340与PMOS370上。然而，被形成于NMOS340上的金属硅化物是不同于被形成于PMOS370上的金属硅化物。这是因为被形成于NMOS340上的金属硅化物是合金金属硅化物，其包含有第一金属部分350(例如镍)的金属硅化物与第二金属部分352(例如钴)的金属硅化物。而被形成于PMOS370上的金属硅化物，则仅包含第一金属部分380(例如镍)的金属硅化物。如图3f所示，位于NMOS340的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物354、源极金属硅化物356以及漏极金属硅化物358。而位于PMOS370的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物384、源极金属硅化物386以及漏极金属硅化物388。栅极金属硅化物354、源极金属硅化物356以及漏极金属硅化物358是合金金属硅化物(包含硅化镍和硅化钴)，而栅极金属硅化物384、源极金属硅化物386以及漏极金属硅化物388是硅化镍。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastablephase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤318(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。如图3a与3g所示，接着进行步骤318，从NMOS340、PMOS370以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。一般而言，因为金属硅化物是通过选择性反应与蚀刻而能够自我对准于栅极、源极以及漏极区，所以上述金属硅化制程并不需要光刻步骤来图案化金属硅化物层，因此也称之为自我对准金属硅化制程(self-alignedsilicide，salicide)。下面说明本发明的第三实施例。如图4a、4b至2k所示。图4a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第三范例方法400。图4b至4k是采用图4a所示的第三范例方法400，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法400并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。在本实施例中，第一区是NMOS440，而第二区是PMOS470，如图4b所示。要注意的是，在进行本方法400之前，NMOS440与PMOS470可以先被形成。例如，该NMOS440包含一个栅极电极442、间隙壁444与446以及一个栅极介电层448。而该PMOS470包含一个栅极电极472、间隙壁474与476以及一个栅极介电层478。如图4a与4c所示，本方法400开始于步骤410，沉积硬掩膜部分450、480而个别覆盖于NMOS440与PMOS470上。硬掩膜部分450、480可以是由PVD或CVD或氮氧气体之间的高温反应所形成。硬掩膜部分450、480可以包含有氧化硅、氮化硅、氮氧化硅、碳化硅、高k介质或其组合。例如，氮化硅可以由高温的CVD、LPCVD或PECVD所形成。沉积氮化硅的LPCVD的反应气体包含有SiCl2H2和NH3。氧化硅可以由热氧化法或CVD所形成。沉积碳化硅的PECVD的反应气体可以是三甲基硅烷(trimeththylsilane)。如图4a与4d所示，接着进行步骤412，选择性移除硬掩膜部分450，而留下硬掩膜部分480。硬掩膜部分450可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖硬掩膜部分450，480，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据硬掩膜的材料而做选择。例如当光阻层被曝光显影而被图案化之后，然后以该图案化的光阻层为掩膜，而采用干蚀刻而形成所需的硬掩膜图案。如图4a与4e所示，接着进行步骤414，沉积第一金属部分452、482(使用相同金属“A”)个别覆盖于NMOS440与PMOS470上。第一金属部分452、482可以是PVD或CVD所形成。第一金属部分452、482可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分452、482是镍。如图4a与4f所示，接着进行步骤416，形成金属硅化物于NMOS440。此时，被形成于NMOS440上的金属硅化物仅包含有第一金属部分452(例如金属A或镍)的金属硅化物。然而，由于PMOS470被硬掩膜部分480所覆盖，所以第一金属部分452(例如金属A或镍)就无法和PMOS470中的硅或多晶硅反应。如4f图所示，位于NMOS440的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物454、源极金属硅化物456以及漏极金属硅化物458。金属硅化制程是在选用特别的金属的状况下，在高温下使金属A与硅(或多晶硅)之间发生反应。金属硅化制程可以包含第二次的退火步骤，用以使反应后的亚稳相(metastablephase)的金属硅化物变成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤418(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。如图4a与4g所示，接着进行步骤418，从NMOS440、PMOS470以及其他区域(例如绝缘隔离结构)上移除未反应的金属。在进行金属硅化步骤416之后，将NMOS440上包含有未反应的残余金属A(例如位于氧化物或氮化物之间隙壁上的金属)以及位于被硬掩膜部分480覆盖的PMOS470上的未反应金属，通过金属蚀刻程序而去除，因而只留下位于NMOS440的多晶硅栅极与源/漏极接触区上的金属硅化物。如图4a与4h所示，接着进行步骤420，将PMOS470上的硬掩膜部分480去除。其去除制程可利用湿蚀刻或干蚀刻。例如，当采用湿蚀刻时，就要选用在氮化硅和其他材料(包含氧化硅和金属硅化物)之间具有高蚀刻选择比的蚀刻溶液。如图4a与4i所示，接着进行步骤422，将第二金属部分460、490个别地沉积于NMOS440与PMOS470上。第二金属部分460、490是由相同金属“B”所构成，要注意的是第二金属部分460、490的金属材料或成分不同于第一金属部分452、482。第二金属部分460、490的沉积方式可以是CVD或PVD。第二金属部分460、490的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分460、490是钴。如图4a与4j所示，接着进行步骤424，形成金属硅化物于NMOS440与PMOS470中。然而，被形成于NMOS440上的金属硅化物是不同于被形成于PMOS470上的金属硅化物。这是因为被形成于NMOS440上的金属硅化物是合金金属硅化物，其包含有第一金属部分452(例如金属A或镍)的金属硅化物与第二金属部分460(例如金属B或钴)的金属硅化物。而被形成于PMOS470上的金属硅化物，则仅包含第二金属部分490(钴)的金属硅化物。如图4j所示，位于NMOS440的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物454、源极金属硅化物456以及漏极金属硅化物458。而位于PMOS470的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物484、源极金属硅化物486以及漏极金属硅化物488。栅极金属硅化物454、源极金属硅化物456以及漏极金属硅化物458是合金金属硅化物(包含硅化镍和硅化钴)，而栅极金属硅化物484、源极金属硅化物486以及漏极金属硅化物488是硅化钴。如前所述，事先先于步骤416形成位于NMOS440上的A金属硅化物。然后再于步骤424中，位于NMOS440上的A金属硅化物再与金属B反应而形成合金金属硅化物。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastablephase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤426(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。如图4a与4k所示，接着进行步骤426，从NMOS440、PMOS470以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。该蚀刻步骤使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。下面说明本发明的第四实施例。如图5a、5b至5h所示。图5a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第四范例方法500。图5b至5h是采用图5a所示的第四范例方法500，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法500并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。在本实施例中，第一区是NMOS540，而第二区是PMOS570，如图5b所示。要注意的是，在进行本方法500之前，NMOS540与PMOS570可以先被形成。例如，该NMOS540包含一个栅极电极542、间隙壁544与546以及一个栅极介电层548。而该PMOS570包含一个栅极电极572、间隙壁574与576以及一个栅极介电层578。如图5a与5c所示，本方法500开始于步骤510，沉积第一金属部分550、580(使用相同金属“A”)个别覆盖于NMOS540与PMOS570上。第一金属部分550、580可以是由PVD或CVD所沉积而成。第一金属部分550、580可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分550、580包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputteretch)而得到干净的表面，之后才进行镍溅镀制程。如图5a与5d所示，接着进行步骤512，将第二金属部分552、582个别地沉积于NMOS540与PMOS570上。第二金属部分552、582是由相同金属“B”所构成，要注意的是第二金属部分552、582的金属材料或成分不同于第一金属部分550、580。第二金属部分552、582的沉积方式可以是CVD或PVD。第二金属部分552、582的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分552、582是钴。如图5a与5e，接着进行步骤514，沉积第三金属部分560、590(使用相同金属“A”)个别覆盖于NMOS540与PMOS570上，亦即第三金属部分560、590的材料与第一金属部分550、580相同。第三金属部分560、590可以是由PVD或CVD所沉积而成。如此，即形成了一个三明治结构(ABA堆迭结构，可以是镍/钴/镍)。第三金属部分560、590可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第三金属部分560、590包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputteretch)而得到干净的表面，之后才进行镍溅镀制程。如图5a与5f所示，接着进行步骤516，选择性移除第三金属部分590，而使NMOS540中的第三金属部分560露出以及使PMOS570中的第二金属部分582露出。第三金属部分590可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分560与590，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第三金属部分590而做选择。例如当选用镍时，则使用湿蚀刻制程，该蚀刻液可为H2SO4+H2O2+H2O的混合溶液。如图5a与5g所示，接着进行步骤518，形成金属硅化物于NMOS540与PMOS570上。然而，被形成于NMOS540上的金属硅化物是不同于被形成于PMOS570上的金属硅化物。这是因为被形成于NMOS540上的金属硅化物是合金金属硅化物，其包含有较多量的金属A(例如镍)。而被形成于PMOS570上的金属硅化物，则仅包含有较少量的金属A。换句话说，虽然两者的金属硅化物都含有金属A和B(例如镍和钴)，但是却有不同的组成。如图5g所示，位于NMOS540的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物554、源极金属硅化物556以及漏极金属硅化物558。而位于PMOS570的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物584、源极金属硅化物586以及漏极金属硅化物588。栅极金属硅化物554、源极金属硅化物556以及漏极金属硅化物558是具有较多量的金属A(镍)的合金金属硅化物，而栅极金属硅化物584、源极金属硅化物586以及漏极金属硅化物588是具有较少量的金属A的合金金属硅化物。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则可以在可以是Ar，He，N2或其他惰性气氛中进行快速热退火(RTA)制程。因为反应后的金属硅化物可能是一种亚稳相(metastablephase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤520(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。如图5a与5h所示，接着进行步骤520，从NMOS540、PMOS570以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。下面说明本发明的第五实施例。如图6a、6b至6h所示。图6a是一个流程图，用以说明制造图1所示的具有NMOS与PMOS的相配的金属硅化物结构的第五范例方法600。图6b至6h是采用图6a所示的第五范例方法600，制造图1所示集成电路结构的制程步骤图。这里要说明的是，本方法600并非仅限定于制造NMOS与PMOS的相配的金属硅化物结构。事实上，可以用来在一个半导体基底上形成任意两金属硅化物区，其中第一区具有一个成分或一个材料比例，而第二区具有不同的成分或材料比例。在本实施例中，第一区是NMOS640，而第二区是PMOS670，如图5b所示。要注意的是，在进行本方法600之前，NMOS640与PMOS670可以先被形成。例如，该NMOS640包含一个栅极电极642、间隙壁644与646以及一个栅极介电层648。而该PMOS670包含一个栅极电极672、间隙壁674与676以及一个栅极介电层678。如图6a与6c所示，本方法600开始于步骤610，沉积第一金属部分650、680(使用相同金属“A”)个别覆盖于NMOS640与PMOS670上。第一金属部分650、680可以是由PVD或CVD所沉积而成。第一金属部分650、680可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第一金属部分650、680包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputteretch)而得到干净的表面，之后才进行镍溅镀制程。如图6a与6d所示，接着进行步骤612，选择性移除第一金属部分680，而留下第一金属部分650。第一金属部分680可以通过传统的光刻蚀刻制程而被去除，其流程可以是先形成光阻层覆盖金属部分650与680，然后将一个掩膜的蚀刻图案转换到该光阻层，然后进行蚀刻以及去光阻(stripping)。上述蚀刻制程的条件则根据第一金属部分680而做选择。如图6a与6e所示，接着进行步骤614，将第二金属部分652、682个别地沉积于NMOS640与PMOS670上。第二金属部分652、682是由相同金属“B”所构成，要注意的是第二金属部分652、682的金属材料或成分不同于第一金属部分650、680。第二金属部分652、682的沉积方式可以是CVD或PVD。第二金属部分652、682的材料可以包含镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第二金属部分652、682是钴。如图6a与6f所示，接着进行步骤616，沉积第三金属部分660、690(使用相同金属“A”)个别覆盖于NMOS640与PMOS670上，亦即第三金属部分660、690的材料与第一金属部分650、680相同。第三金属部分660、690可以是由PVD或CVD所沉积而成。如此，即在NMOS640上形成了一个三明治结构(ABA堆迭结构，可以是镍/钴/镍)，而在PMOS670上形成了双层结构(BA堆迭结构，可以是镍/钴)。第三金属部分660、690可以是镍、钴、钨、钽、钛、铂、铒、钯或能够在升温时与硅反应形成具有低电阻的金属硅化物的其他金属。在本例子中，第三金属部分660、690包含镍。镍可以由镍溅镀来形成，其流程可以是先用HF浸渍，然后使用Ar气体前溅镀蚀刻(pre-sputteretch)而得到干净的表面，之后才进行镍溅镀制程。如图6a与6g所示，接着进行步骤618，形成金属硅化物于NMOS640与PMOS670上。然而，被形成于NMOS640上的金属硅化物是不同于被形成于PMOS670上的金属硅化物。这是因为被形成于NMOS640上的金属硅化物是合金金属硅化物，其包含有较多量的金属A(例如镍)。而被形成于PMOS670上的金属硅化物，则仅包含有较少量的金属A。换句话说，虽然两者的金属硅化物都含有金属A和B(例如镍和钴)，但是却有不同的组成。如图6g所示，位于NMOS640的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物654、源极金属硅化物656以及漏极金属硅化物658。而位于PMOS670的栅极、源极与漏极上的金属硅化物，形成了栅极金属硅化物684、源极金属硅化物686以及漏极金属硅化物688。栅极金属硅化物654、源极金属硅化物656以及漏极金属硅化物658是具有较多量的金属A(镍)的合金金属硅化物，而栅极金属硅化物684、源极金属硅化物686以及漏极金属硅化物688是具有较少量的金属A的合金金属硅化物。合金金属硅化物中的A/B金属(例如镍/钴)比例可以通过以最适宜的金属沉积以及金属硅化的制程条件，而调整到最佳的比例，因而得到所需的功函数。金属硅化制程是在选用特别的金属的状况下，在高温下使第二金属(或第一与第二金属)与硅(或多晶硅)之间发生反应。关于金属硅化制程的退火步骤，则因为反应后的金属硅化物可能是一种亚稳相(metastablephase)，所以基于特别金属以及所需的化合物，而可能需要进行高温下的第二次的退火或RTA步骤，因而形成具有低电阻的稳定的金属硅化物相。上述第二次的退火步骤可以在后述步骤620(移除未反应的金属)之后进行。这里要提醒的是，某些金属硅化物(例如硅化镍)可以在较低的温度下进行一次的RTA步骤。如图6a与6h所示，接着进行步骤620，从NMOS640、PMOS670以及其他区域(例如绝缘隔离结构)上移除未反应的金属。由于位于绝缘隔离结构上的金属可能没有与氧化层或氮化层反应，所以可能需要金属蚀刻溶液来选择性移除。这可使位于多晶硅栅极与源/漏极接触区上的金属硅化物留下。根据本发明，由于能够在位于同一芯片上的不同型式的晶体管上，形成具有不同功函数的金属硅化物，因而能够得到可靠的接触状况，并能解决现有技术的缺点。虽然本发明已通过较佳实施例说明如上，但该较佳实施例并非用以限定本发明。本领域的技术人员，在不脱离本发明的精神和范围内，应有能力对该较佳实施例做出各种更改和补充，因此本发明的保护范围以权利要求书的范围为准。附图中符号的简单说明如下100、240、340、440、540、640NMOS区120、270、370、470、570、670PMOS区102、122、242、272、342、272、442、472、542、572、642、672栅极电极区104、106、124、126、244、246、274、276、344、346、374、376、444、446、474、476、544、546、574、576、644、646、674、676间隙壁108、128、248、278、348、378、448、478、548、578、648、678栅极介电层114、116、118、254、256、258、354、356、358、454、456、458、554、556、558、654、656、658NMOS区中的金属硅化物134、136、138、284、286、288、384、386、388、484、486、488、584、586、588、684、686、688PMOS区中的金属硅化物250、280、350、380、452、482、550、580、650、680第一金属部分252、282、352、382、460、490、552、582、652、682第二金属部分560、590、660、690第三金属部分450、480硬掩膜200本发明的第一范例方法300本发明的第二范例方法400本发明的第三范例方法500本发明的第四范例方法600本发明的第五范例方法权利要求1.一种具有多样的金属硅化物的半导体元件，其特征在于，该半导体元件包括一个半导体基底；一个第一金属硅化物，位于该半导体基底的第一主动区；以及一个第二金属硅化物，位于该半导体基底的第二主动区，其中该第一金属硅化物不同于该第二金属硅化物，且该第一金属硅化物和该第二金属硅化物中的至少一个是合金金属硅化物。2.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于所述第一金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。3.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于所述第二金属硅化物是硅化镍、硅化钴、硅化钨、硅化钽、硅化钛、硅化铂、硅化铒、硅化钯或其组合。4.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于所述第一主动区具有一个第一结构，所述第二主动区具有一个第二结构。5.根据权利要求4所述的具有多样的金属硅化物的半导体元件，其特征在于当所述第一结构包含一个N型金属氧化物半导体场效应晶体管，则所述第二结构包含一个P型金属氧化物半导体场效应晶体管；当所述第一结构包含一个P型金属氧化物半导体场效应晶体管，则所述第二结构包含一个N型金属氧化物半导体场效应晶体管。6.根据权利要求5所述的具有多样的金属硅化物的半导体元件，其特征在于，所述第一结构和所述第二结构中的至少一个包括一个源极；一个漏极；以及一个栅极结构，该栅极结构包含一个栅极介电层和一个栅极电极。7.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于所述第一金属硅化物的功函数约小于4.4eV，所述第二金属硅化物的功函数约大于4.7eV。8.根据权利要求1所述的具有多样的金属硅化物的半导体元件，其特征在于所述第一金属硅化物是一个第一合金硅化物，所述第二金属硅化物是一个第二合金硅化物。9.根据权利要求8所述的具有多样的金属硅化物的半导体元件，其特征在于所述第一合金硅化物包含具有第一摩尔组成的一个第一金属和一个第二金属，所述第二合金硅化物包含具有第二摩尔组成的该第一金属和该第二金属，其中，该第一摩尔组成不同于该第二摩尔组成。10.根据权利要求9所述的具有多样的金属硅化物的半导体元件，其特征在于所述第一金属是镍，所述第二金属是钴。11.一种具有多样的金属硅化物的半导体元件的制造方法，其特征在于，该方法包括下列步骤在一个半导体基底上的第一区和第二区沉积上一个第一金属层，其中该第一金属层包含至少一个第一金属；在该第一区和该第二区上沉积一个第二金属层，其中该第二金属层包含至少一个第二金属；选择性地移除位于该第二区中的该第一金属层与该第二金属层中的一个；以及在该第一区上形成包含该第一和第二金属的一个第一金属硅化物，以及在该第二区上形成包含未被移除的该第一金属或该第二金属的一个第二金属硅化物。12.根据权利要求11所述的具有多样的金属硅化物的半导体元件的制造方法，其特征在于形成所述第一和第二金属硅化物之后，除去所述第一和第二金属的未反应部份。13.根据权利要求11所述的具有多样的金属硅化物的半导体元件的制造方法，其特征在于所述第一区和所述第二区中的一个是N型金属氧化物半导体，另一个是P型金属氧化物半导体。14.根据权利要求11所述的具有多样的金属硅化物的半导体元件的制造方法，其特征在于所述第一金属是镍，所述第二金属是钴。15.一种具有多样的金属硅化物的半导体元件的制造方法，其特征在于，该方法包括下列步骤在一个半导体基底上的第一区与第二区上沉积一个硬掩膜层；选择性地移除位于该第一区中的该硬掩膜层；在该第一区与该第二区上沉积一个第一金属层，其中该第一金属层包含一个第一金属；在该第一区上形成包含有第一金属的一个第一金属硅化物层；除去位于该第一和第二区上的该第一金属的未反应部份；除去位于该第二区上的该硬掩膜层；在该第一区与该第二区上沉积一个第二金属层，其中该第二金属层包含一个第二金属，该第二金属不同于该第一金属；以及在该第一区上形成包含有第一与第二金属的一个第二金属硅化物层，以及在该第二区上形成包含有第二金属的一个第三金属硅化物层。16.根据权利要求15所述的具有多样的金属硅化物的半导体元件的制造方法，其特征在于所述硬掩膜层的材质是氧化硅、氮化硅、氮氧化硅、碳化硅、高介电材料或其组合。17.一种具有多样的金属硅化物的半导体元件的制造方法，其特征在于，该方法包括下列步骤在一个半导体基底上的第一区与第二区上沉积一个第一金属层，其中该第一金属层包含一个第一金属；在该第一区与该第二区上沉积一个第二金属层，其中该第二金属层包含一个第二金属；在该半导体基底上的第一区与第二区上沉积一个第三金属层，其中该第三金属层包含该第一金属；选择性地移除位于该第二区中的该第一金属层与该第二金属层中的一个；以及在该第一区上形成包含该第一和第二金属的一个第一金属硅化物，以及在该第二区上形成包含该第一和第二金属的一个第二金属硅化物，其中该第一金属硅化物中的第一金属含量比例大于该第二金属硅化物中的第一金属含量比例。18.根据权利要求17所述的具有多样的金属硅化物的半导体元件的制造方法，其特征在于，选择性地移除位于所述第二区中的所述第一金属层与所述第二金属层中的一个的制程包括在沉积所述第二金属层之前，先选择性地除去所述第一金属层。19.根据权利要求17所述的具有多样的金属硅化物的半导体元件的制造方法，其特征在于，选择性地移除位于所述第二区中的所述第一金属层与所述第二金属层之一的制程包括在沉积所述第三金属层之后，选择性地除去所述第三金属层。20.根据权利要求17所述的具有多样的金属硅化物的半导体元件的制造方法，其特征在于所述第一金属与所述第二金属中的一个是镍，另一个是钴。全文摘要本发明提供一种具有多样的金属硅化物的半导体元件及其制造方法。该半导体元件包括一个半导体基底，一个位于基底的第一区的第一金属硅化物，以及一个位于基底的第二区的第二金属硅化物。其中，第一金属硅化物不同于第二金属硅化物。此外，第一金属硅化物和第二金属硅化物可以是一个合金金属硅化物。本发明能够在同一芯片不同型式的晶体管上形成具有不同功函数的金属硅化物，因而能够得到可靠的接触状况，并能解决现有技术的缺点。文档编号H01L21/336GK1591868SQ200410057340公开日2005年3月9日申请日期2004年8月27日优先权日2003年8月29日发明者林俊杰,李文钦,杨育佳,林全益,胡正明申请人:台湾积体电路制造股份有限公司