专利名称：半导体元件的熔丝结构的制作方法
技术领域：
本发明涉及半导体元件的一种熔丝结构，特别是涉及半导体元件中一种具有多重区块的熔丝结构。
随着持续增加的尺寸，半导体元件变得更容易受硅晶体中缺陷或杂质所影响。单一二极管或晶体管的失效往往构成整个芯片的缺陷。为了解决这个问题，在半导体元件中常形成一些包括连接熔丝的冗余电路。如果在制作过程之后发现一个电路具有缺陷，可以用一个熔丝转换以将其禁能，并至能一冗余电路。对于内存元件，缺陷存储单元可以在其地址重新设置一个好的存储单元。在集成电路中使用熔丝的另一个理由是可以将例如是识别码的控制字符永久地程序化至芯片中。
通常，熔丝是由复晶硅或金属线所形成的，但是，熔丝又可依照其被烧断(blown)成断路(open)之方式，而分为激光熔丝(Laser fuse)，乃利用激光而以激光束来割断熔丝，与电子熔丝(Electronic fuse)，经由电流通入烧熔或烧断熔丝而成断路；电子熔丝多应用于如EEPROM的存储元件中，而激光熔丝多应用于如DRAM的存储元件中。
对于激光熔丝的设计而言，首先，一般的集成电路最上层都覆盖有氮化硅、二氧化硅或两者堆栈而成的保护层，在以激光烧熔复晶硅熔丝或金属熔丝时，为避免损及该保护层，故以激光方式烧熔熔丝通常需要在顶层中形成一开口，且激光需准确对准熔丝而不得摧毁其它邻近元件，但是，仍常常因能量过强而对上下层的保护层形成凹洞等损伤。
对于复晶硅熔丝而言，需施予一电压而通入一足够大的电流以使其加热，并使熔丝断裂开来(rupture)，但是这种技术需要施予相当大的电压以烧熔熔丝；而随着集成电路的尺寸日渐缩小，则能提供的电压也日益变小，所以设计在复晶硅熔丝上添加一硅化金属层(Silicide layer)，而仅需外加一足够电压，即可造成断路的效果。其机制是利用通入电流加热而加速电子迁徙，进而使熔丝上的硅化金属层与复晶硅产生凝聚作用，而造成硅化金属层烧熔，并导致复晶硅晶粒再成长。
而所谓烧断熔丝成为断路，可代表实际上将熔丝烧断裂开，造成熔丝结构不连续(断裂)而为断路，也可能是仅将熔丝上的硅化金属层烧熔，或造成复晶硅熔丝的烧断后电阻(post-burn resistance)增加至一相当高的地步，而被视为断路。
但是，随着制作过程条件与电压范围的变动，常在施予电压烧断熔丝后，却发现仍有残余熔融熔丝，或熔丝烧断后电阻并不稳定，而影响元件可靠性、降低整体电表现。此外，熔丝通入电流时产生的高热，也常会导致周围其它元件结构过热，而降低元件稳定性。
因此，需要一个可以能以低电压烧熔，稳定且不会造成过热而损坏到周围元件的熔丝结构。
发明内容
本发明的一目的在于提供半导体元件中一种具多重区块的熔丝结构，增加熔丝结构的可能烧熔点，避免因单一烧熔点未断路的高失败率，提高熔丝结构可靠性。
本发明的另一目的在于提供一种可以以相当低的电压/电流于电子迁移模式烧熔的熔丝结构，可提高熔丝结构的稳定度。
依照本发明的较佳实施例，提供一种熔丝结构，形成于半导体元件或是一集成电路中，该熔丝结构包括一第一绝缘层，在一半导体基底上形成；一熔丝层，形成于该第一绝缘层上，其中该熔丝层具有多个区块与多个连结区块，其中任一个连结区块连接与其相邻的两个区块，而各区块除了以各连结区块相连接外，彼此并不相连；一第二绝缘层层，在该熔丝层上形成，其中该第二绝缘层包括多个介层插塞；一第一顶部金属层，形成在该第二绝缘层上而与该各介层插塞相连接；以及一第二顶部金属层，形成在该第二绝缘层上而与该各介层插塞相连接。
为了让本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下图1为一种熔丝结构的剖视图；图2为一种熔丝结构的熔丝层的上视图；
图3为一种熔丝结构的熔丝层的上视图，依照本发明的一较佳实施例；图4为一种熔丝结构的熔丝层的上视图，依照本发明的另一较佳实施例。
具体实施例方式
下例实施例将参考附图做一详细说明，以使现有此技术者得以充分了解，并可在不脱离本发明的精神及保护范围下加以修改，以下的说明其非本发明的限制，本发明的保护范围仅由权利要求所限定。
图1是一种熔丝结构的剖面示意图，以下将叙述图1所绘示的熔丝结构10及其相关制造流程，其中该熔丝结构10形成于一半导体元件中或一集成电路中；其形成在一半导体基底100之上，该基底100还可包括有半导体元件(未绘示)形成在其中。接着，在该基底100之上形成一下绝缘层110。依照一较佳实施例，下绝缘层110包括一氧化层，例如是氧化硅层或是旋涂式玻璃层的组合。然后再在下绝缘层110上形成一熔丝层120。通常该熔丝层120可以为复晶硅与金属硅化合物的复合层，金属硅化合物包括硅化钛、硅化钴、硅化镍或硅化铂，也可是一金属层或一金属合金层，金属包括钛、钨、铝或铜等，而该熔丝层120的厚度是可调整；事实上本发明中熔丝层的电阻系数可以借着改变其材料，长度，宽度或厚度而调整。一般而言，该熔丝层的电阻系数比其它金属线及内联机要高，以做为一理想的熔丝结构。
然后，形成一上绝缘层130覆盖该熔丝层120，而该上绝缘层130包括一氧化层，例如是氧化硅层或是旋涂式玻璃层的组合。接着，形成一光致抗蚀剂层(未显示)并以其为掩模进行光刻制作过程而限定出介层洞135的位置。介层洞的数目及大小可依据实际设计与散热所需而决定。多个介层洞135是位于上绝缘层130中，用来连接后续形成的顶部金属垫层150、160与该熔丝层120。接着，移除未被光致抗蚀剂层覆盖的部分上绝缘层130后，形成介层插塞140于介层洞135中。介层洞的位置可调整以便良好散热。形成介层插塞的方法包括以溅射法形成填充介层洞的一金属层(未图示)，然后借着回蚀制作过程以去除多余的金属层，以形成介层插塞。然后，再形成一第一顶部金属垫层150与一第二顶部金属垫层160在上绝缘层130及介层插塞140上。
当施予一电流于该第一顶部金属垫层150，电流经过介层插塞140而进入熔丝层120，再经介层插塞140而传导至该第二顶部金属垫层160；而电流也可反向传导，端视半导体元件的设计。图2所示的是该熔丝层的上视图，熔丝层120具有两边宽中间窄的形状，也就是包括两个较宽区域122a、122b与介于其间的一个较窄区域124。举例而言，该第一顶部金属垫层150可经由介层插塞140而电连接至较宽区域122a，而该第二顶部金属垫层160可经由介层插塞140而电连接至较宽区域122b；当电流(以虚线箭头表示)由较宽区域122a经由其间的较窄区域124而流向较宽区域122b时，由于较窄区域124的面积较为狭小，而导致其单位面积内所通过的电流密度较高。而若电流反方向由较宽区域122b经由其间的较窄区域124而流向较宽区域122a时，同样地，较窄区域124单位面积内所通过的电流密度较高。
因此相对于两端较宽的区域122a、122b，其中间窄的部分124可视为一个高阻抗的窄通道，使得在此区通过的电流密度提高，而造成局部温度增加，得以使局部区域的电子迁移加速，该局部区域也就是烧熔点，故熔丝层120的细窄部分124会烧熔断裂，或是该局部区域的烧断后电阻增高至一程度，而造成断路使电性中断。较宽的区域122a、122b与其相对中间窄的部分124的宽度比例应调整至使电子迁移现象发生，并可视搭配元件所需的烧断电流的需要而调整。同样地，较窄部分124的长度(较宽区域122a、122b之间的距离)应该视散热缓冲的考量调整，并应调整使电子迁移现象发生。较佳情况，较宽区域间的距离约大于或等于0.8微米。由于上述熔丝层的形状设计，只需要一相对较小的电流(较佳小于0.1A)或电压即可烧熔熔丝的局部。
此种形状设计的熔丝结构是在电子迁移模式下烧熔，但却没有将熔丝结构烧断裂开来。
本发明发展出一种具有多重区块的熔丝结构，可在不增加整体熔丝结构电阻的情况下，避免过热的情况的产生。
在一较佳实施例中，熔丝结构形成在一半导体元件中或一集成电路中，而熔丝结构的剖面结构与制造流程是与图1图所示大致相同，但是熔丝结构的设计包括一具有多重区块的熔丝层，图3所示是依照另一较佳实施例所形成熔丝结构中一熔丝层的上视图。如图3所示，熔丝层300具有多重区块，包括一第一区块310、一第二区块320、一第三区块330、一第四区块340与连接第一区块与第二区块的一第一连结区块315、连接第二区块与第三区块的一第二连结区块325，以及连接第三区块与第四区块的一第三连结区块335。其中第二区块320与第三区块330是位于第一区块310与第四区块340之间，第二区块320靠近第一区块310，第三区块330靠近第四区块340，而各区块除了以各连结区块相连接外，彼此并不相连。较佳情况，介层插塞连接至熔丝层300的周围区块。举例而言，图1的第一顶部金属垫层150可经由介层插塞140而电连接至第一区域310，而第二顶部金属垫层160可经由介层插塞140而电连接至第四区域340。
当电流通入时，电流(以虚线箭头表示)的流动路径为由第一区块310经第一连结区块315，至第二区块320再经第二连结区块325至第三区块330，再经第三连结区块335而流至第四区块340；由于第一、第二与第三连结区块315、325、335的面积远比其所连接的第一、第二、第三与第四区块来的狭小，而导致其单位面积内所通过的电流密度较高。所以相对于两端较宽的区块310、320、330、340，其中间连接较窄的连结区块315、325、335视为一个高阻抗的窄通道，使得在连结区块通过的电流密度提高，局部温度增加而得以稳定烧熔熔丝的局部而电阻变高，该局部区域也就是所谓的烧熔点。而若电流反方向由第四区块340经由其间的各区块而流向第一区块310时，同样地，中间连接较窄的连结区块315、325、335的单位面积内所通过的电流密度较高，而形成所谓的烧熔点。
在另一较佳实施例中，熔丝结构同样也可形成于一半导体元件中或适用一集成电路中，而熔丝结构的剖面结构与制造流程是与图1所示大致相同，但是熔丝结构的设计包括一具有多重区块的熔丝层，图4所示的是依照另一较佳实施例所形成熔丝结构中一熔丝层的上视图。如图4所示，熔丝层400具有多重区块，包括一第一区块410、一第二区块420、一第三区块430、一第四区块440、一第五区块450与连接第一区块与第二区块的一第一连结区块415、连接第二区块与第三区块的一第二连结区块425，连接第三区块与第四区块的一第三连结区块435，以及连接第四区块与第五区块的一第四连结区块445。其中第二区块420、第三区块430与第四区块440位于第一区块410与第五区块450之间，第二区块420靠近第一区块410，第三区块430介于第二区块420与第四区块440之间，第四区块440靠近第五区块450，而各区块除了以各连结区块相连接外，彼此并不相连。
当电流通入时，电流(以虚线箭头表示)的流动路径为由第一区块410经第一连结区块415，至第二区块420再经第二连结区块425至第三区块430，再经第三连结区块435而流至第四区块440，然后再由第四连结区块445而流到第五区块450；由于第一、第二、第三与第四连结区块415、425、435、445的面积远比其所连接的第一、第二、第三、第四与第五区块来的狭小，而导致其单位面积内所通过的电流密度较高。所以相对于两端较宽的区块410、420、430、440与450，其中间连接较窄的连结区块415、425、435与445均可视为一个高阻抗的窄通道，使得在连结区块通过的电流密度提高，局部温度增加而得以稳定烧熔熔丝的局部而电阻变高，该局部区域也就是所谓的烧熔点。而若电流反方向由第五区块450经由其间的各区块而流向第一区块410时，同样地，中间连接较窄的连结区块415、425、435、445的单位面积内所通过的电流密度较高，而形成所谓的烧熔点。
较宽的区块与其相邻的较窄的连结区块的宽度比例应调整至使电子迁移现象发生，并可视搭配元件所需的烧断电流的需要而调整。同样地，连结区块的长度(相邻区块间的距离)应该视散热缓冲的考量调整，并应调整使电子迁移现象发生。
故相比较于图2的设计，此一实施例的熔丝层300与另一实施例的熔丝层400由于具有多个互相分离的区块与多个位于其间连接的连结区块，而致使电流流动途径迂回变长，并具有多个位在连结区块中的烧熔点；由于只要熔丝结构中多个烧熔点中任一个的烧断后电阻变高至一定程度，即可造成断路使电中断。上述熔丝层的形状设计，不但仅需要一相对较小的电流/电压即可烧熔熔丝的局部区域，且因为熔丝结构具有多个烧熔点，而可以降低熔丝结构的失败率。因为只要多个烧熔点的任一个成为断路，熔丝结构即成断路，故避免因某一局部区域未被完全烧断后电阻并不稳定(即不如预期值高)，使熔丝结构仍保持通路，而影响元件整体电表现。
而本发明中区块或连结区块的个数或安排方式，或熔丝结构的材料、制作过程，并不局限于较佳实施例中所述的数目或相关位置或材料或制造方法，而可以依照实际元件或适用集成电路的电需要所设计，而以本发明领域所知的适当技术来完成。
此外，熔丝通入电流时产生的高热，也常会导致周围其它元件结构过热，而降低元件稳定性。但本发明实施例的熔丝层由于具有多个互相分离的区块，而致使电流流动途径需较迂回地通过连接的连结区块，经过各个面积较广的不同区块；当面积较狭窄的连结区块因为流经电流密度较高而有过热之虞时，其两端所连接的该各面积较广区块可将热均匀分布，而有助于散热。
所以本发明的熔丝结构由于具有多个互相分离的区块与多个位于其间连接的连结区块，而导致熔丝结构中电流迂回流动，由于电流流动途径迂回通过各区块，以及多个位于连结区块中的烧熔点，不但降低残余熔融熔丝造成的负面影响，提高熔丝结构的可靠率，更可进一步改善散热率，避免过热，而对于周围其它元件而言，降低过热的风险，可使其制作过程余裕增大。
以上实施例的各种修改并不脱离本发明的精神及范围，因此本发明的保护范围应以权利要求所界定的为准。
权利要求
1.一种半导体元件的熔丝，包括一第一绝缘层，在一半导体基底上形成；一熔丝层，形成在该第一绝缘层上，其中该熔丝层具有多个区块，包括一第一区块、一第二区块、一第三区块、一第四区块与连接第一区块与第二区块的一第一连结区块、连接第二区块与第三区块的一第二连结区块，以及连接第三区块与第四区块的一第三连结区块，其中第二区块与第三区块位于第一区块与第四区块之间，第二区块靠近第一区块，第三区块靠近第四区块，而各区块除了以各连结区块相连接外，彼此并不相连，而任一连结区块的宽度小于任一区块的宽度；一第二绝缘层，在该熔丝层上形成，其中该第二绝缘层包括多个介层插塞；一第一顶部金属层，形成在该第二绝缘层上而与该各介层插塞相连接，其中该第一顶部金属层通过该各介层插塞而与熔丝层的该第一区块电相连接；以及一第二顶部金属层，形成在该第二绝缘层上而与该各介层插塞相连接，其中该第二顶部金属层通过该各介层插塞而与熔丝层的该第四区块电相连接。
2.如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一复晶硅层与一金属硅化合物层。
3.如权利要求2所述的半导体元件之熔丝，其中金属硅化合物选自于下列群组包括硅化钛、硅化钴、硅化镍或硅化铂。
4.如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一复晶硅层。
5.如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一金属层。
6.如权利要求5所述的半导体元件的熔丝，其中金属选自于下列群组包括钛、钨、铝与铜。
7.如权利要求1所述的半导体元件的熔丝，其中该熔丝层至少包括一金属合金层。
8.如权利要求7所述的半导体元件的熔丝，其中金属合金所使用的金属选自于下列群组包括钛、钨、铝与铜。
9.如权利要求1所述的半导体元件的熔丝，其中该第一绝缘层至少包括一氧化硅层。
10.如权利要求1所述的半导体元件的熔丝，其中该第二绝缘层至少包括一氧化硅层。
11.如权利要求1所述的半导体元件的熔丝，其中该第一顶部金属层至少包括一金属层，而金属是选自于下列群组包括钛、钨、铝与铜。
12.如权利要求1所述的半导体元件的熔丝，其中该第二顶部金属层至少包括一金属层，而金属是选自于下列群组包括钛、钨、铝与铜。
13.一种半导体元件的熔丝，包括一第一绝缘层，在一半导体基底上形成；一熔丝层，形成在该第一绝缘层上，其中该熔丝层具有多个区块与多个连结区块，其中任一个连结区块连接与其相邻的两个区块，而各区块除了以各连结区块相连接外，彼此并不相连，而任一连结区块的宽度小于任一区块的宽度；一第二绝缘层层，在该熔丝层上形成，其中该第二绝缘层包括多个介层插塞；一第一顶部金属层，形成在该第二绝缘层上而与该各介层插塞相连接；以及一第二顶部金属层，形成在该第二绝缘层上而与该些介层插塞相连接。
14.如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括一复晶硅层与一金属硅化合物层。
15.如权利要求14所述的半导体元件的熔丝，其中金属硅化合物选自于下列群组包括硅化钛、硅化钴、硅化镍或硅化铂。
16.如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括一复晶硅层。
17.如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括一金属层。
18.如权利要求17所述的半导体元件的熔丝，其中金属选自于下列群组包括钛、钨、铝与铜。
19.如权利要求13所述的半导体元件的熔丝，其中该熔丝层至少包括一金属合金层。
20.如权利要求19所述的半导体元件的熔丝，其中金属合金所使用的金属选自于下列群组包括钛、钨、铝与铜。
21.如权利要求13所述的半导体元件的熔丝，其中该第一绝缘层至少包括一氧化硅层。
22.如权利要求13所述的半导体元件的熔丝，其中该第二绝缘层至少包括一氧化硅层。
23.如权利要求13所述的半导体元件的熔丝，其中该第一顶部金属层至少包括一金属层，而金属是选自于下列群组包括钛、钨、铝与铜。
24.如权利要求13所述的半导体元件的熔丝，其中该第二顶部金属层至少包括一金属层，而金属选自于下列群组包括钛、钨、铝与铜。
25.一种半导体元件的熔丝，包括一第一绝缘层，在一基底上形成；一熔丝层，形成于该第一绝缘层上，其中该熔丝层具有至少两个区块与至少一个连结区块，其中该连结区块连接该两个区块，而该两个区块除了以连结区块相连接外，彼此并不相连，而该连结区块的宽度小于任一区块的宽度，且该连结区块的长度不小于0.8微米；一第二绝缘层层，在该熔丝层上形成，其中该第二绝缘层包括多个介层插塞，而该各介层插塞连接至熔丝层的两个区块；一第一顶部金属层，形成在该第二绝缘层上而与该各介层插塞相连接；以及一第二顶部金属层，形成在该第二绝缘层上而与该各介层插塞相连接。
26.如权利要求25所述的半导体元件的熔丝，其中该熔丝层至少包括一复晶硅层与一金属硅化合物层。
27.如权利要求25所述的半导体元件的熔丝，其中该熔丝层至少包括一复晶硅层。
28.如权利要求25所述的半导体元件的熔丝，其中该熔丝层至少包括一金属层。
全文摘要
一种半导体元件的熔丝结构，包括在半导体基底上，夹于上下绝缘层中的一熔丝层，其借着介层洞与其它金属层电相连，该熔丝层的电阻系数可以由其形成材料而调整。该熔丝层具有至少两个互相分离的区块与至少一个位于其间连接的连接区块，而导致熔丝结构中电流流动途径迂回通过各区块，熔丝结构具有至少一或多个烧熔点，不但降低残余熔融熔丝造成的负面影响，提高熔丝结构的可靠率，更可进一步改善散热率，避免过热，而使制作过程余裕增大。
文档编号H01L23/52GK1719605SQ20041006344
公开日2006年1月11日 申请日期2004年7月6日 优先权日2004年7月6日
发明者郑钧文, 梁佳文, 李瑞池, 薛胜元 申请人:联华电子股份有限公司