镀，制作宽度2ym的半导体脊和长度600ym的光共振器的脊型氮化镓系半导体激光器。 在P型半导体区域的P型掺杂剂浓度为1X1021cnT3的区域中，残留氢浓度/p型掺杂剂浓度 (比[H]/[p])为 8%。
[0135] 在形成脊形结构和电极后，进行衬底产物的切割从而形成用于光共振器的端面。 在这些端面上成膜电介质多层膜。电介质多层膜例如由Si02/Ti02构成。通过这些工序，在 沿m轴方向以75度的角度倾斜的半极性GaN衬底{20-21}面上制作半导体激光器。该半 导体激光器可以在520nm波长带内发光。
[0136](实施例2)
[0137] 准备3片GaN衬底。GaN衬底的主面的面取向例如为{20-21}。在这些GaN衬底 上依次外延生长Si掺杂n型GaN缓冲层、Si掺杂n型AlGaN覆层、Si掺杂n型InGaN引导 层、无掺杂InGaN活性层、Mg掺杂AlGaN电子阻挡层、Mg掺杂InGaN光导层、Mg掺杂AlGaN 覆层、Mg掺杂GaN接触层，制作激光器结构的外延晶片。在将该外延晶片活化退火后，通过 蒸镀法在GaN接触层上制作由欧姆金属层（例如Pd层）构成的电极膜。该金属层的膜厚 例如为30nm。在该金属层上形成干式蚀刻用掩模后，通过干式蚀刻形成脊形结构。
[0138] 实验1中通过电子束蒸镀形成用于活化退火的低氢含量膜。电子束蒸镀法的原料 为颗粒状的硅氧化物。该颗粒的氢浓度为IX102°cnT3以下。
[0139] 实验2中通过等离子体CVD形成用于活化退火的低氢含量膜。作为等离子体CVD 法中的原料，使用氢气稀释的娃烧SiH4(10% )和02的混合气体。
[0140] 实验3中不形成低氢含量膜，在活化退火时使Mg掺杂GaN接触层在外延晶片的表 面露出。
[0141] 对于这3个实验，进行使用N2气氛的灯退火炉。退火时间均为1分钟。测定对应 活化退火处理温度的接触电阻、方块电阻，考察热处理前后中它们的变化。需要说明的是， 作为退火气氛，可以为N2、Ar。
[0142]接触电阻（单位：X10_4Q?cm2)
[0143] 热处理温度(°C)、膜1、膜2、膜3。 扱氏 880 度、 5.0、 8.0、 5乂)。 摄氏 960 度、 3.3、 8.0、 10.0。 扱氏 1000 度、 2,0、 9.0、 20.0。 扱氏 1040 度、 1.4、 20,0、 20.0,
[0144] 作为热处理温度，在摄氏880度?摄氏1040度的范围内进行。膜1的实验中， 在该范围内与使用膜2的退火相比能够取得良好的结果。接触电阻的测定可以使用 TLM(TransmissionLineModel,传输线模型）法。通过本发明的活化退火法得到的适合的 接触电阻为lXl(T3Qcm2以下。
[0145] 方块电阻（单位：Q/cm2)
[0146] 热处理温度(°C)、膜1、膜2、膜3。 摄氏 880 度、 2.1、 2.5、 2.7, 摄氏 960 度、 1.9、 2.3、 2.5。 摄氏 1000 度、 1.9、 2.3、 2.5。 摄氏 1040 度、 1.9、 2.3、 2.5。
[0147] 作为热处理温度，可以在摄氏880度?摄氏1040度的范围内进行。膜1的实验中， 在该范围内与使用膜2的退火相比能够取得良好的结果。通过本案的活化退火法得到的适 合的方块电阻为2. 0Q/cm2以下。
[0148] 实验1中，由硅氧化物构成的低氢含量膜中含有的氢浓度为2X1018cnT3(低氢含量 膜中的氢浓度优选为2X1018cnT3以下）。实验2中，由硅氧化物构成的低氢含量膜中含有 的氢浓度为lX1021cnT3。这些氢浓度的测定通过SIMS法进行。并不限定于这些实验中的 Mg掺杂GaN，Zn等也可得到同样的结果。
[0149] 关于通过蒸镀形成的硅氧化物（例如Si02)，在其原料中不含有氢，因此氢含量少。 但是，也存在在成膜中吸附水分的可能性，另外也有时吸附的水分通过加热进行分解而以 氢状态放出。因此，期望可以提供高密度的硅酸化膜。这样的成膜可通过离子辅助蒸镀等 方法提供。另外，蒸镀得到膜在退火处理后期望为能够通过湿式蚀刻等容易地除去的膜。
[0150] 为了防止表面污染，不能使用将溶解于非干式工艺而是湿式工艺（例如）有机溶 剂的SpinOnGlass(S0G)烧成而形成的娃氧化膜。若为这样的膜，则在GaN表面残留碳、 氧等杂质，结果会导致电极的接触电阻变差。
[0151] 等离子体CVD、热CVD等化学气相生长法使用硅烷系气体（例如SiH4)或有机硅烷 系气体（例如TEOS(Tetraethylorthosilicate、正娃酸乙酯））等含有氢的原料，因此很 难将成膜后的膜中的氢浓度降低。另一方面，作为基于气相生长的成膜方法，期望使用蒸镀 法，在蒸镀法中易于控制原料中的氢浓度。蒸镀法中优选使用例如电子束蒸镀。电子束蒸 镀法与离子镀蒸镀等曝露于等离子体的蒸镀法相比能够降低表面损伤。
[0152] 另外，电子束蒸镀也存在残留在外延表面的水分造成不良影响的可能性，因此期 望在加热至摄氏100度以上或超过摄氏100度的温度的同时通过蒸镀进行成膜。若蒸镀时 的温度过于升高，则为了避免外延表面产生粗糙而要使接触电阻上升，因此蒸镀时的加热 的上限期望为摄氏400度左右。若为摄氏300度左右的温度以上，则也促进成膜中的迁移， 因此膜密度也得到改善，可以得到高密度的蒸镀膜。
[0153] 本发明并不限定于本实施方式所公开的特定的构成。本实施方式中对将活化退火 应用于发光元件（激光二极管、发光二极管等）的实施例进行了说明，但半导体元件并不限 定于发光元件，也可以为电子器件。
[0154] 另外，作为其他方法，进行了如下的实验。在不形成低氢含量膜而进行热处理的情 况下，在与衬底上的形成有P型III族氮化物的面不同的面上形成Ti时，对残留氢量进行 了比较。氢残留量的测定通过SMS来实施。结果，在另一面上形成Ti的条件下，与不在另 一面上形成Ti的情况相比，得到氢残留量减少到1/5?1/10左右的结果（图7)。可见，低 氢含量膜并不需要一定与P型III族氮化物直接相接，也可以经由其他传导型的氮化物半 导体等其他构件进行连接，也能够促进氢的除去。
[0155] 产业上可利用性
[0156] 根据本实施方式，可以提供在III族氮化物半导体中促进p型掺杂剂的活化的、制 作P型III族氮化物半导体的方法。另外，根据本实施方式，能够提供在保护半导体表面的 同时、在III族氮化物半导体中能够活化P型掺杂剂的、制作半导体元件的方法。
[0157] 符号说明
[0158] 51…衬底、53…半导体区域、55…低氢含量膜、E、EA…外延衬底、IP"III族氮化物 半导体激光元件、13…第一III族氮化物半导体区域、15…活性层、17…第二III族氮化物 半导体区域、19…电极、21…光导层、23-n型覆层、25…光导层、27-p型覆层、29-p型接 触层、Ax…层叠轴、31…芯区域、33a…阱层、33b…障壁层、35…半导体脊、BOTTOM…半导体 脊的底、37a、37b…端面、39…衬底、39a…半极性主面、ANGLE…倾斜角、Sc…基准面。
【主权项】
1. 一种III族氮化物半导体元件，在形成于半极性面衬底上的p型III族氮化物半导 体区域中，所述P型III族氮化物半导体区域内含有的H浓度为P型惨杂剂浓度的25% W 下，并且所述P型III族氮化物半导体区域内含有的氧浓度为5X 10"atoms/cc W下，所述 半极性面衬底的主面的法线轴与所述半极性面衬底的C轴所成的角度在波导轴的方向上 处于45度W上且80度W下或100度W上且135度W下的角度范围。
2. 如权利要求1所述的HI族氮化物半导体元件，其中，所述HI族氮化物半导体元件 的发光波长处于480nm W上且550nm W下的范围。
3. -种III族氮化物半导体元件的制造方法，其具备： 在具有含有P型惨杂剂的III族氮化物半导体层的半导体区域上生长具有1 X lO^cnTS W下的氨浓度的低氨含量膜的工序，和 在生长所述低氨含量膜后对所述半导体区域进行活化退火，由所述III族氮化物半导 体层形成P型III族氮化物半导体层的工序， 所述低氨含量膜由与III族氮化物不同的材料构成，半极性面衬底的主面的法线轴与 所述半极性面衬底的C轴所成的角度在波导轴的方向上处于45度W上且80度W下或100 度W上且135度W下的角度范围。
4. 如权利要求3所述的HI族氮化物半导体元件的制造方法，其中，生长所述低氨含量 膜的工序是在成膜装置中、在不使用包含氨的物质的情况下生长所述低氨含量膜。
5. 如权利要求3所述的HI族氮化物半导体元件的制造方法，其中，所述活化退火的温 度为摄氏600度W上。
6. 如权利要求3所述的HI族氮化物半导体元件的制造方法，其中，所述低氨含量膜具 备电介质。
7. 如权利要求6所述的HI族氮化物半导体元件的制造方法，其中，所述低氨含量膜包 含娃氧化物、铅氧化物、铅氧化物、铁氧化物、粗氧化物中的至少任意一者。
8. 如权利要求3所述的HI族氮化物半导体元件的制造方法，其中，所述低氨含量膜具 备具有氨吸留性的金属。
9. 如权利要求8所述的HI族氮化物半导体元件的制造方法，其中，所述低氨含量膜包 含Ti (铁）、Pd (把）、Ni (媒）、Co (钻）、Pt (笛）、化（错）中的至少任意一者。
10. 如权利要求3所述的III族氮化物半导体元件的制造方法，其中，所述低氨含量膜 通过气相生长法形成。
11. 如权利要求3所述的III族氮化物半导体元件的制造方法，其中，所述低氨含量膜 通过蒸锻法形成。
12. 如权利要求3所述的III族氮化物半导体元件的制造方法，其中，所述低氨含量膜 通过电子束蒸锻法形成。
13. 如权利要求3所述的III族氮化物半导体元件的制造方法，其中，在形成所述P型 III族氮化物半导体层后，还具备W使所述P型HI族氮化物半导体层在所述半导体区域的 表面露出的方式除去所述低氨含量膜的工序。
14. 如权利要求3所述的III族氮化物半导体元件的制造方法，其中，在形成所述P型 III族氮化物半导体层的工序之后，具备对所述P型HI族氮化物半导体层进行加工而形成 脊形结构的工序， 所述脊形结构沿所述半极性面衬底的C轴与m轴或a轴所规定的基准面延伸。
15.如权利要求3所述的III族氮化物半导体元件的制造方法，其中，所述III族氮化 物半导体层具备Mg惨杂GaN层、Mg惨杂A1N层、Mg惨杂InN层、Mg惨杂AlGaN层、Mg惨杂 InGaN层、Mg惨杂InAlGaN层、Mg惨杂InAlN层中的至少任意一者。
【专利摘要】本发明提供在III族氮化物半导体中促进p型掺杂剂活化的包含p型III族氮化物半导体的元件和制作元件的方法。在外延衬底E上生长低氢含量膜(55)。低氢含量膜(55)具有例如1×1020cm-3以下的氢浓度。低氢含量膜(55)的生长例如在不使用包含氢的原料的情况下通过干式工艺来进行，利用蒸镀法形成。低氢含量膜(55)含有电介质、例如硅氧化物。用低氢含量膜(55)覆盖后对半导体区域(53)进行活化退火，由添加Mg的III族氮化物半导体层形成p型III族氮化物半导体层。该活化退火的温度为摄氏600度以上且摄氏1100度以下。低氢含量膜(55)中的残留氢不阻碍氢自添加Mg的III族氮化物半导体层放出。
【IPC分类】H01L33-32
【公开号】CN104576869
【申请号】CN201410578598
【发明人】嵯峨宣弘, 德山慎司, 住吉和英, 京野孝史, 片山浩二, 滨口达史, 梁岛克典
【申请人】住友电气工业株式会社, 索尼株式会社
【公开日】2015年4月29日
【申请日】2014年10月24日
【公告号】US20150115312