明所涵盖的范围。
[0020]接着如图7所示，进行另一蚀刻制作工艺，例如以外延层20为掩模去除部分第二介电层18并暴露出部分外延层20侧壁。在本实施例中，剩余的第二介电层18高度优选略高于第一介电层16与外延层20的交界处，且经由前述蚀刻制作工艺后所剩余的第二介电层18表面至外延层20顶表面的距离优选成为后续载流子流通的通道高度(channelheight)。至此即完成本发明优选实施例具有鳍状结构的半导体元件的制作。
[0021]之后可选择性形成一由硅所构成的硅保护盖(silicon cap)(图未示)于外延层20上并覆盖外延层20的顶表面与侧壁以及部分第二介电层18表面，然后可进行后续一般鳍状场效晶体管的标准制作工艺，例如可于外延层20上沉积多晶硅材料以形成栅极结构，形成轻掺杂漏极与源极/漏极区域等，甚至进行金属栅极置换(replacement metalgate, RMG)制作工艺以制作出具有金属栅极的鳍状场效晶体管。由于这些步骤均属此领域者所熟知技术，在此不另加赘述。
[0022]需注意的是，本实施例虽优选于栅极结构形成前于鳍状结构14周围形成前述的第一介电层16、第二介电层18与包覆鳍状结构14的外延层，但不局限于此形成的时间点，本发明又可选择于栅极结构制作完成后依据前述图1至图7的步骤于栅极结构两侧被裸露出的鳍状结构，例如鳍状结构上的预定源极/漏极区域形成如图7中的包覆源极/漏极区域的外延层及周边的第一介电层与第二介电层。其中外延层、第一介电层与第二介电层的相对位置均可比照图7中各材料层的位置，此变化型也属本发明所涵盖的范围。另外，本实施例所公开的第一介电层16、第二介电层18以及外延层20虽优选由氧化硅、APF及锗化硅所构成，但这三者的材料并不局限于此，又可依据制作工艺需求选择三者不同的材料，或任何具有不同选择比的材料来作为这三个材料层，此变化型也属本发明所涵盖的范围。
[0023]请再参照图7，其另公开一种具有鳍状结构的半导体元件。如图7所示，本发明优选实施例的半导体元件包含一基底12、多个鳍状结构14设于基底12上、一外延层20设于鳍状结构14的上表面及部分侧壁、一第一介电层16设于鳍状结构14的部分侧壁上以及一第二介电层18设于第一介电层16上。更具体而言，第一介电层16较加设于外延层20与基底12之间，且是以共形(conformal)方式沿着鳍状结构14侧壁与基底12表面所形成，而第二介电层18的高度则优选高于外延层20及第一介电层16的交界处。再者，如图4至图6所示，外延层20形成于去除部分第一介电层16后的位置，因此后来形成于鳍状结构14侧壁与第二介电层18之间的外延层20膜厚应等于或小于鳍状结构14侧壁与第二介电层18之间的第一介电层16膜厚。
[0024]在本实施例中，第一介电层16优选为一包含氧化硅的氧化层，第二介电层18优选自由美国应用材料取得的进阶图案化薄膜(APF)(商品名)，外延层20优选包含一硅锗层，且外延层20与鳍状结构14之间包含一锗浓度的线性梯度(linear gradient)。举例来说，本发明可依据产品需求调整鳍状结构14与外延层20中的锗浓度，使锗浓度由鳍状结构14朝外延层线性递增，形成例如硅锗外延层包覆硅鳍状结构的实施例，或使锗浓度由外延层20朝鳍状结构线性递增，形成例如硅锗外延层包覆硅锗鳍状结构的实施例，这些变化型均属本发明所涵盖的范围。
[0025]综上所述，本发明优选于形成栅极结构前先形成一第一介电层于基底与鳍状结构上、沉积一第二介电层于第一介电层、回蚀刻部分第二介电层、去除部分第一介电层并暴露出鳍状结构、形成一外延层并覆盖所暴露出的鳍状结构，最后再去除部分第二介电层。依据上述步骤利用一外延层包覆鳍状结构的上半部，以及外延层与鳍状结构之间锗浓度的线性梯度，本发明可改善后续栅极结构形成后通道区域的载流子迁移率，进而再次提升现有鳍状场效晶体管进入10纳米制作工艺世代后的整体效能。
[0026]以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，都应属本发明的涵盖范围。
【主权项】
1.一种制作具有鳍状结构的半导体元件的方法，包含: 形成一鳍状结构于一基底上； 形成一第一介电层于该基底及该鳍状结构上； 沉积一第二介电层于该第一介电层上； 回蚀刻部分该第二介电层； 去除部分该第一介电层以暴露出该鳍状结构的一顶表面及部分侧壁； 形成一外延层并覆盖所暴露的该鳍状结构的顶表面及部分侧壁；以及 去除部分该第二介电层。2.如权利要求1所述的方法，还包含进行一原子层沉积制作工艺，以形成该第一介电层。3.如权利要求1所述的方法，还包含回蚀刻部分该第二介电层，使该第二介电层的一顶表面与该第一介电层的顶表面齐平。4.如权利要求1所述的方法，还包含在去除部分该第二介电层之前平坦化该外延层。5.如权利要求1所述的方法，其中该第一介电层包含一氧化层。6.如权利要求1所述的方法，其中该第二介电层包含一进阶图案化薄膜(advancedpattern film, APF)。7.如权利要求1所述的方法，其中该外延层包含一硅锗层。8.如权利要求1所述的方法，其中该鳍状结构包含锗化硅。9.如权利要求1所述的方法，其中该鳍状结构及该外延层之间包含一锗浓度的线性梯度(linear gradient)。10.如权利要求1所述的方法，包含一锗浓度由该鳍状结构朝该外延层线性递增。11.如权利要求1所述的方法，包含一锗浓度由该外延层朝该鳍状结构线性递增。12.—种具有鳍状结构的半导体元件，包含: 基底； 鳍状结构，设于该基底上；以及 外延层，设于该鳍状结构的一上表面及部分侧壁，其中该外延层及该鳍状结构之间包含一锗浓度的线性梯度(linear gradient)。13.如权利要求12所述的半导体元件，包含一锗浓度由该鳍状结构朝该外延层线性递士飽>曰ο14.如权利要求12所述的半导体元件，包含一锗浓度由该外延层朝该鳍状结构线性递士豳>曰ο15.如权利要求12所述的半导体元件，还包含第一介电层，设于该鳍状结构的部分侧壁上。16.如权利要求15所述的半导体元件，其中该第一介电层设于该外延层及该基底之间。17.如权利要求15所述的半导体元件，其中该第一介电层包含氧化层。18.如权利要求15所述的半导体元件，还包含第二介电层，设于该第一介电层上。19.如权利要求18所述的半导体元件，其中该第二介电层的高度高于该外延层及该第一介电层的交界处。20.如权利要求18所述的半导体元件，其中该第二介电层包含一进阶图案化薄膜(advanced pattern film, APF)。
【专利摘要】本发明公开一种具有鳍状结构的半导体元件及其制作方法，该半导体元件包含一基底，一鳍状结构设于基底上以及一外延层设于该鳍状结构的一上表面及部分侧壁，其中外延层及该鳍状结构之间包含一锗浓度的线性梯度(linear？gradient)。
【IPC分类】H01L21/336, H01L29/06, H01L29/78
【公开号】CN105280496
【申请号】CN201410247402
【发明人】简金城, 许信国, 刘志建, 林进富, 吴俊元
【申请人】联华电子股份有限公司
【公开日】2016年1月27日
【申请日】2014年6月5日
【公告号】US9263257, US20150357190, US20160111527