Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件和灯的制作方法

专利名称：Ⅲ族氮化物半导体发光元件的制造方法、Ⅲ族氮化物半导体发光元件和灯的制作方法
技术领域：
本发明涉及可很好地用于发光二极管(LED)、激光二极管(LD)、电子器件等中的 III族氮化物半导体发光元件的制造方法、III族氮化物半导体发光元件以及灯。本申请基于在2008年6月4日在日本申请的专利申请2008-147275号要求优先 权，将该申请的内容援引到本申请中。
背景技术：
III族氮化物半导体具有相当于从可见光到紫外光区域的范围的能量的直接迁移 型的带隙，发光效率优异，因此已被制品化来制成为发光二极管(LED)、激光二极管(LD)等 的半导体发光元件，在各种用途中被使用。另外，即使是用于电子器件的情况下，III族氮化 物半导体与使用了以往的III - V族化合物半导体的情况相比，也具有得到优异特性的优势。这样的III族氮化物半导体，一般以三甲基镓、三甲基铝以及氨为原料，通过有机金 属化学气相沉积(MOCVD)法来制造。MOCVD法是通过使载气中含有原料的蒸气并将其输送 到基板表面，在被加热了的基板的表面分解原料，来使晶体生长的方法。以往，III族氮化物半导体的单晶晶片不被市售，一般是在不同的材料的单晶晶片 上使晶体生长来得到III族氮化物半导体。在这样的异种基板和在其上外延生长的III族氮化 物半导体晶体之间存在大的晶格失配。例如，在蓝宝石(Al2O3)基板上使氮化镓(GaN)生长 时，在两者之间存在16%的晶格失配。在SiC基板上使氮化镓生长时，在两者之间存在6% 的晶格失配。一般地，在存在上述那样大的晶格失配的情况下，会难以在基板上使晶体直接 外延生长，另外，即使是生长了的情况下也存在不能得到结晶性良好的晶体的问题。因此，一边进行下述的方法利用有机金属化学气相沉积法(MOCVD)法，在蓝宝石 单晶基板或SiC单晶基板上使III族氮化物半导体晶体外延生长时，首先，在基板上层叠由 氮化铝(AlN)、氮化铝镓(AlGaN)形成的被称为低温缓冲层的层，在其上在高温下使III族氮 化物半导体晶体外延生长(例如专利文献1、2)。另外，曾提出了下述方法预先采用溅射法在基板上形成缓冲层，将形成有该缓冲 层的基板导入到MOCVD反应炉中，在其上形成III族氮化物半导体层(例如，专利文献3、4)。可是，本发明者们采用专利文献1、2所记载的方法在基板表面成膜出由上述材料 构成的缓冲层，采用MOCVD在该缓冲层上形成了氮化镓系化合物半导体膜，但在提高氮化 镓系化合物半导体的结晶性上存在极限。认为原因是在专利文献1、2的方法中，缓冲层含 有非晶质和/或多晶的相。同样地，在专利文献3、4所记载的、使用被溅射成膜的氮化铝作 为缓冲层的成膜方法中，存在由于缓冲层和氮化镓层的晶格常数的不同而不能指望结晶性 提高的问题。现有技术文献专利文献1 日本专利第3026087号公报
专利文献2 日本特开平4-297023号公报专利文献3 日本专利第3440873号公报专利文献4 日本专利第3700492号公报

发明内容
本发明是鉴于上述课题而完成的，其目的是提供能够得到在基板上采用能够以短 时间形成均勻性好的晶体膜的方法形成缓冲层，能够在该缓冲层上生长出结晶性良好的III 族氮化物半导体，生产率优异，并且具有优异的发光特性的III族氮化物半导体发光元件的 制造方法、III族氮化物半导体发光元件以及灯。本发明者们为解决上述问题而刻苦研究的结果发现通过在适当的条件下进行基 板表面的预处理，使基板表面露出以使得在其与III族氮化物化合物之间晶体的晶格结构匹 配，然后通过至少将金属Ga原料和含有V族元素的气体用等离子体活化而使其反应，在基 板上形成缓冲层，由此作为稳定的良好晶体得到III族氮化物半导体晶体，从而完成了本发 明。S卩，本发明涉及以下发明。[1] 一种III族氮化物半导体发光元件的制造方法，是在基板上层叠包含III族氮化 物的缓冲层，在该缓冲层上依次层叠具有基底层的η型半导体层、发光层和P型半导体层的 III族氮化物半导体发光元件的制造方法，其特征在于，具备对上述基板进行等离子体处理 的预处理工序；通过至少将金属Ga原料和含有V族元素的气体用等离子体活化而使其反 应，在上述预处理工序后的基板上形成具有AlxGai_xN(0<X< 1)的组成的缓冲层的缓冲层 形成工序；和在上述缓冲层上形成上述基底层的基底层形成工序。[2]根据上述[1]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上 述基底层形成工序采用有机金属化学气相沉积(MOCVD)法形成上述基底层。[3]根据上述[1]或[2]所述的III族氮化物半导体发光元件的制造方法，其特征在 于，上述预处理工序是使含有氮的气体在成膜装置的室内流通而进行。[4]根据上述[3]所述的III族氮化物半导体发光元件的制造方法，其特征在于，在 上述室内流通的上述含有氮的气体的分压为1X10_2 IOPa的范围。[5]根据上述[1] [4]的任一项所述的III族氮化物半导体发光元件的制造方法， 其特征在于，上述预处理工序在室内进行，室内的压力为0. 1 5Pa的范围。[6]根据上述[1] [5]的任一项所述的III族氮化物半导体发光元件的制造方法， 其特征在于，上述预处理工序是将处理时间设为30秒 3600秒的范围而进行的。[7]根据上述[6]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上 述预处理工序是将处理时间设为60秒 600秒的范围而进行的。[8]根据上述[1] [7]的任一项所述的III族氮化物半导体发光元件的制造方法， 其特征在于，上述预处理工序是将上述基板的温度设为25°C 1000°C的范围而进行的。[9]根据上述[8]所述的III族氮化物半导体发光元件的制造方法，其特征在于，上 述预处理工序是将上述基板的温度设为300 800°C的范围而进行的。[10]根据上述[1] [9]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，在同一室内进行上述预处理工序和上述缓冲层形成工序。
[11]根据上述[1] [10]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，上述预处理工序中的等离子体处理为反溅射。[12]根据上述[11]所述的III族氮化物半导体发光元件的制造方法，其特征在于， 上述预处理工序通过利用采用了高频的电源产生等离子体来进行反溅射。[13]根据上述[12]所述的III族氮化物半导体发光元件的制造方法，其特征在于， 上述预处理工序包括通过利用采用了高频的电源产生氮等离子体来进行反溅射。[14]根据上述[1] [13]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，具备在上述预处理工序之前，在上述基板的表面形成凹凸的基板加工工 序。[15]根据上述[1] [14]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，在上述缓冲层形成工序中，以覆盖上述基板的主面的至少90%的方式形成 上述缓冲层。[16]根据上述[1] [15]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，上述缓冲层形成工序采用反应溅射法形成上述缓冲层。[17]根据上述[16]所述的III族氮化物半导体发光元件的制造方法，其特征在于， 上述缓冲层形成工序采用使上述含有V族元素的气体在反应器内流通的反应溅射法成膜 出上述缓冲层。[18]根据上述[16]或[17]所述的III族氮化物半导体发光元件的制造方法，其特 征在于，上述缓冲层形成工序采用RF溅射法形成上述缓冲层。[19]根据上述[18]所述的III族氮化物半导体发光元件的制造方法，其特征在于， 上述缓冲层形成工序采用RF溅射法一边使阴极的磁铁移动一边形成上述缓冲层。[20]根据上述[16]或[17]所述的III族氮化物半导体发光元件的制造方法，其特 征在于，上述缓冲层形成工序采用DC溅射法形成上述缓冲层。[21]根据上述[20]所述的III族氮化物半导体发光元件的制造方法，其特征在于， 上述缓冲层形成工序采用脉冲DC溅射法形成上述缓冲层。[22]根据上述[1] [21]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，在上述缓冲层形成工序中，上述V族元素为氮。[23]根据上述[1] [22]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，上述缓冲层形成工序使用氨作为含有上述V族元素的原料。[24]根据上述[1] [23]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，上述缓冲层形成工序将上述基板的温度设为室温 1000°c的范围而形成 上述缓冲层。[25]根据上述[24]所述的III族氮化物半导体发光元件的制造方法，其特征在于， 上述缓冲层形成工序将上述基板的温度设为200 800°C的范围而形成上述缓冲层。[26]根据上述[1] [25]的任一项所述的III族氮化物半导体发光元件的制造方 法，其特征在于，上述基底层形成工序将上述基板的温度设为900°C以上而形成上述基底层。[27] 一种III族氮化物半导体发光元件，是具备基板、层叠于基板上的包含III族氮 化物的缓冲层、层叠于缓冲层上的具有基底层的η型半导体层、层叠于η型半导体层上的发光层和层叠于发光层上的P型半导体层的III族氮化物半导体发光元件，其特征在于，上述 基板是通过等离子体处理而被预处理了的基板，上述缓冲层具有通过至少将金属Ga原料 和含有V族元素的气体用等离子体活化、进行反应而得到的AlxGai_xN(0 ^X < 1)的组成， 上述基底层形成于上述缓冲层上。[28]根据上述[27]所述的III族氮化物半导体发光元件，其特征在于，上述基底层 是采用有机金属化学气相沉积(MOCVD)法在上述缓冲层上形成的膜。[29]根据上述[27]或[28]所述的III族氮化物半导体发光元件，其特征在于，上述 缓冲层是采用反应溅射法形成的。[30]根据上述[27] [29]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述缓冲层由GaN形成。[31]根据上述[27] [30]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述基板由蓝宝石构成。[32]根据上述[27] [31]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述缓冲层以覆盖上述基板的主面的至少90%以上的方式形成。[33]根据上述[27] [32]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述缓冲层作为单晶来形成。[34]根据上述[27] [32]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述缓冲层作为柱状晶体来形成。[35]根据上述[27] [34]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述缓冲层的膜厚为10 500nm的范围。[36]根据上述[27] [35]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述缓冲层的膜厚为20 IOOnm的范围。[37]根据上述[27] [36]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述基底层由GaN系化合物半导体形成。[38]根据上述[27] [37]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述基板具有由平面和多个凸部构成的主面，所述平面由C面构成，所述多个凸部形 成于上述C面上；以覆盖该主面的方式形成有上述缓冲层。[39]根据上述[38]所述的III族氮化物半导体发光元件，其特征在于，上述基板的 凸部，基部宽度为0. 05 5 μ m、高度为0. 05 5 μ m，并且高度为基部宽度的1/4以上，相 邻的上述凸部间的间隔为上述基部宽度的0. 5 5倍。[40]根据上述[38]或[39]所述的III族氮化物半导体发光元件，其特征在于，上述 基板的凸部，为朝向上部外形逐渐变小的形状。[41]根据上述[38] [40]的任一项所述的III族氮化物半导体发光元件，其特征 在于，上述基板的凸部，形成为大致圆锥状或大致多角锥状。[42] 一种III族氮化物半导体发光元件，是采用上述[1] [26]的任一项所述的制 造方法得到的。[43] 一种灯，是使用上述[27] [42]的任一项所述的III族氮化物半导体发光元 件而构成的。本发明的III族氮化物半导体发光元件的制造方法，是具有下述工序的方法对基板进行等离子体处理的预处理工序；通过至少将金属Ga原料和含有V族元素的气体用等 离子体活化而使其反应，以AlxGai_xN(0 ^ X < 1)的组成在被预处理了的基板上形成缓冲层 的缓冲层形成工序；和在上述缓冲层上形成基底层的基底层形成工序，因此能够形成均勻 性高且良好地取向的缓冲层。另外，由于能够在缓冲层上形成结晶性良好的基底层，因此在 基板与包含III族氮化物半导体的半导体层之间不会产生晶格失配。因此，能够使结晶性良 好的III族氮化物半导体在基板上高效地生长，能够制造生产率优异，并且具有优异的发光 特性的III族氮化物半导体发光元件。另外，根据本发明的III族氮化物半导体发光元件，由于具有通过等离子体处理而 被预处理了的基板；具有通过至少将金属Ga原料和含有V族元素的气体用等离子体活化 而进行反应从而得到的AlxGai_xN(0<X< 1)的组成、并且形成于被预处理了的基板上的缓 冲层；和设置于该缓冲层上的基底层，因此在其上形成的包含III族氮化物半导体的各层成 为结晶性优异的层。因此，能够实现发光特性优异的III族氮化物半导体发光元件。另外，根据本发明的灯，由于具有上述本发明的III族氮化物半导体发光元件，因此 得到优异的发光特性。


图1是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表示 叠层半导体的截面结构的概略图。图2是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表示 平面结构的概略图。图3是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表示 截面结构的概略图。图4A是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表 示在设有凸部的基板的上面形成有缓冲层和半导体层的发光元件的截面图。图4B是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是详 细表示图4A的下层部分的截面图。图4C是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表 示基板形状的立体图。图5是模式地说明使用本发明涉及的III族氮化物半导体发光元件构成的灯的概 略图。图6A是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表 示在基板上成膜出的缓冲层的截面结构的概略图。图6B是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表 示在基板上成膜出的另一缓冲层的截面结构的概略图。图6C是模式地说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表 示在基板上成膜出的另一缓冲层的截面结构的概略图。图7是模式地说明本发明涉及的III族氮化物半导体发光元件的制造方法的一例 的图，是表示在室内具有靶的溅射装置的结构的概略图。图8是模式地说明本发明涉及的III族氮化物半导体发光元件的制造方法的一例的图，是表示预处理工序中的处理温度与基底层的(0002)面和(10-10)面的X射线摇摆曲 线的关系的图。图9是模式地说明本发明涉及的III族氮化物半导体发光元件的制造方法的一例 的图，是表示预处理工序中的处理时间与基底层的(0002)面和(10-10)面的X射线摇摆曲 线的关系的图。图IOA是对本发明涉及的III族氮化物半导体发光元件的实施例进行说明的图，是 表示缓冲层与基底层之间的(0002)面的X射线摇摆曲线半值宽的关系的图。图IOB是对本发明涉及的III族氮化物半导体发光元件的实施例进行说明的图，是 表示缓冲层与基底层之间的(10-10)面的X射线摇摆曲线半值宽的关系的图。附图标记说明
1、2…III族氮化物半导体发光元件(发光元件)；10…叠层半导体
11、60…基板；lla、61…主面
62…平面；63…凸部
12、52…缓冲层；14、54…η型半导体层
14a、54a...基底层；15、55…发光层
16、56…ρ型半导体层；20、70…半导体层
3…灯；40…成膜装置；
41…室
具体实施例方式对于作为本发明的实施方式的III族氮化物半导体发光元件的制造方法、III族氮化 物半导体发光元件和灯，适当参照图1 10进行说明。另外，在以下的说明中参照的附图中的各部分的大小、厚度、尺寸等，与实际的III 族氮化物半导体发光元件等的尺寸关系不同。[ III族氮化物半导体发光元件的一例]例如，如图3所示，在本实施方式的III族氮化物半导体发光元件(以下有时简称为 发光元件)1中，在基板11上层叠有包含III族氮化物的缓冲层12。基板11通过等离子体处 理而被预处理。而且，具有基底层14a的η型半导体层14、发光层15和ρ型半导体层16依 次层叠于该缓冲层12上。缓冲层12由通过至少将金属Ga原料和含有V族元素的气体用 等离子体活化使其反应而得到的AlxGai_xN(0 < X < 1)概略构成。另外，在本实施方式中， 基底层14a通过有机金属化学气相沉积(MOCVD)法而形成于缓冲层12上。〈发光元件的叠层结构〉图1是用于说明本发明涉及的III族氮化物半导体发光元件的一例的图，是表示在 基板上形成有III族氮化物半导体的叠层半导体的一例的概略截面图。图1所示的叠层半导体10，在基板11上层叠有AlxGai_xN(0 ^ X < 1)的组成的缓 冲层12，在该缓冲层12上形成有半导体层20。该半导体层20具备具有设置于缓冲层12 上的基底层14a的η型半导体层14、发光层15、和ρ型半导体层16。并且，上述的叠层半导体10，如图2的平面图和图3的截面图所示的例子那样，在 P型半导体层16上层叠有透光性正极17，在该透光性正极17上形成有正极焊盘18。而且，在形成于η型半导体层14的η型接触层14b上的露出区域14d层叠有负极19。由此，构成 本实施方式的发光元件1。以下对于本实施方式的III族氮化物半导体发光元件的叠层结构 进行详述。『基板』一般，作为可层叠III族氮化物半导体晶体的基板的材料，可使用III族氮化物半导 体晶体能够在其表面上外延生长的材料，例如，可例举出蓝宝石、Sic、硅、氧化锌、氧化镁、 氧化锰、氧化锆、氧化锰锌铁、氧化镁铝、硼化锆、氧化镓、氧化铟、氧化锂镓、氧化锂铝、氧化 钕镓、氧化镧锶铝钽、氧化锶钛、氧化钛、铪、钨、钼等。其中，从能够层叠结晶性良好的III族 氮化物半导体的观点考虑，优选将蓝宝石、SiC等的具有六方晶结构的材料用于基板，最优 选使用蓝宝石。另外，作为基板的大小，通常可以使用直径2英寸左右的基板，但本发明的III族氮 化物半导体元件，也可以使用直径4 6英寸的基板。在氧化物基板、金属基板等中，有不使用氨而形成缓冲层、并且若使用氨来成膜出 基底层则在高温下会与氨接触由此引起化学改性的基板。即使是使用这样的氧化物基板、 金属基板等的场合，由于在本实施方式中，缓冲层作为涂覆层发挥作用，因此，也能够防止 基板的化学改性。另外，一般地溅射法能够抑制基板的温度使其较低，因此即使是使用由具 有高温下分解的性质的材料构成的基板的场合，也能够对基板11不给予损伤而在基板上 成膜出各层。『缓冲层』本实施方式的叠层半导体10，在基板11上设置有缓冲层12。缓冲层12由通过将 金属Ga原料和含有氮元素的气体用等离子体活化的方法得到的AlxGai_xN(0彡X < 1)形 成。叠层半导体10，例如，可采用反应溅射法形成。如本实施方式的缓冲层12那样采用使 用了等离子体化了的金属原料的方法成膜出的膜，由于容易取向，因此优选。(晶体结构)形成如上述那样的使用等离子体化了的金属原料成膜出的缓冲层的III族氮化物 的晶体，具有六方晶系的晶体结构，通过控制成膜条件可形成为单晶膜。另外，III族氮化物 化合物的晶体，通过控制上述成膜条件，也能够形成为由以六棱柱为基本的织构构成的柱 状晶体，形成为多晶结构。再者，在此说明的所谓柱状晶体，意指在与相邻的晶粒之间形成 晶界而隔开，其本身作为纵截面形状成为柱状的晶体。从缓冲功能的方面考虑，优选缓冲层12是单晶结构。如上所述，III族氮化物的晶 体具有六方晶系的晶体，形成以六棱柱为基本的组织。III族氮化物的晶体，通过控制成膜等 的条件，能够成膜出在面内方向也生长的晶体。在基板11上成膜出具有这样的单晶结构的 缓冲层12的场合，缓冲层12的缓冲功能有效地发挥作用。因此在其上面成膜的III族氮化 物半导体的层，成为具有良好的取向性和结晶性的晶体膜。另外，在作为由柱状晶体构成的多晶组织来构成缓冲层的场合，柱状晶体的各个 晶粒的宽度的平均值优选为1 IOOnm的范围。晶体的晶粒的宽度可通过截面TEM(透射 电镜像)观察等而容易地测定。(成分组成)本实施方式的缓冲层12，是由通过至少将金属Ga原料和含有V族元素的气体用
11等离子体活化而进行反应从而得到的AlxGai_xN(0彡X< 1)形成的层。例如可为由GaN构 成的组成。另外，除此以外，也可使用由通式AlGaInN表示的III族氮化物等。进而也可为含 有作为V族的As和/或P的组成。这样，在缓冲层含有Ga的场合，更优选Ga组分为50% 以上。另外，作为构成缓冲层12的材料，可使用具有与形成构成半导体层20的各层的III 族氮化物半导体相同的晶体结构的材料。其中，优选晶格的长度接近于构成后述的基底层 14a的III族氮化物半导体的晶格的长度的材料，特别优选周期表的III a族元素的氮化物。(膜厚)缓冲层12的膜厚，优选为10 500nm的范围。通过使缓冲层12的膜厚在该范围， 能够得到具有良好的取向性，并且，在缓冲层12上成膜包含III族氮化物半导体的各层时可 作为涂覆层有效地发挥作用的缓冲层12。缓冲层12的膜厚不到IOnm时，有可能作为上述的涂覆层的功能变得不充分。而 在以超过500nm的膜厚形成了缓冲层12的场合，尽管作为涂覆层的功能没有变化，但是成 膜处理时间变长，有可能生产效率降低。另外，缓冲层12的膜厚更优选为20 IOOnm的范围。(被覆率)在考虑对基板11进行涂覆的功能的情况下，优选以覆盖基板11的主面Ila整体 的至少60%以上的方式来形成缓冲层12，更优选覆盖80%以上，最优选覆盖90%以上。特 别是最优选缓冲层12以覆盖主面Ila的100%，S卩，以没有间隙地覆盖基板11的主面Ila 整体的方式形成。当缓冲层12覆盖基板11的主面Ila的区域变小时，基板11大大地露出， 因此不作为涂覆层发挥功能，在使III族氮化物半导体晶体生长的半导体原料与基板之间发 生反应，存在损伤形成于缓冲层12上的基底层14a的平坦性的可能性。另外，在基板11上形成缓冲层时，可以如图6A所示的例子的缓冲层12a那样，以 只覆盖基板11的主面Ila的方式形成，但也可以如图6B所示的缓冲层12b那样以覆盖基 板11的主面Ila和端面lib的方式形成。另外，从作为涂覆层的功能方面考虑，最优选如 图6C所示的缓冲层12c那样以覆盖基板11的主面11a、端面lib和背面Ilc的方式来形 成。如上述那样在后面详述的基底层14a的成膜所采用的MOCVD法中，有时原料气体 包绕到基板的端面或者背面，因此为了避免原料气体与基板的反应，最优选如图6C所示的 缓冲层12c那样构成缓冲层使得也能够保护基板端面或者背面。『半导体层』如图1所示，本实施方式的叠层半导体10，具备基板11、设置于其上的上述的缓 冲层12、和半导体层20。并且，半导体层20由III族氮化物系半导体形成，由具有基底层14a 的η型半导体层14、发光层15和ρ型半导体层16构成。另外，在图示例的叠层半导体10 中，η型半导体层14具有的基底层14a层叠于缓冲层12上。作为III族氮化物半导体，例如，众知很多的由通式ΑΙ^ε γΙηΛ-Λ (0彡X彡1、 0彡Y彡1、0彡Z彡1、且Χ+Υ+Ζ= 1。记号M表示与氮(N)不同的第V族元素，0彡A < 1) 表示的氮化镓系化合物半导体。在本发明中也可以没有任何限制地使用包含那些周知的氮 化镓系化合物半导体在内的、由通式AlxGaYlnzNgMjO彡X彡1、0彡Y彡1、0彡Z彡1、且X+Y+Z = 1。记号M表示与氮(N)不同的第V族元素，0 < A < 1)表示的氮化镓系化合物半 导体。氮化镓系化合物半导体，除了 Al、Ga和In以外，还可以含有其他的III族元素，也 可以根据需要含有Ge、Si、Mg、Ca、Zn、Be、P和As等的元素。此外，不限于有意地添加的元 素，也有时含有依赖于成膜条件等而必然含有的杂质和在原料和反应管材质中含有的微量 杂质。「η型半导体层」η型半导体层14，通常层叠于上述缓冲层12上，由基底层14a、η型接触层14b和 η型覆盖层14c构成。再者，η型接触层可以兼作基底层和/或η型覆盖层。{基底层}本实施方式的基底层14a包含III族氮化物半导体，可采用现有公知的MOCVD法在 缓冲层12上层叠地成膜。作为基底层14a的材料，未必需要与成膜于基板11上的缓冲层12相同，也可以使 用不同的材料，但优选由AlyGa1J层(0彡y彡1，优选0彡y彡0. 5，更优选0彡y ^ 0. 1) 构成。作为用于基底层14a的材料，可使用含有Ga的III族氮化物化合物、即GaN系化合 物半导体，特别是可优选使用AlGaN或GaN。从获得结晶性良好的基底层的观点考虑，基底层14a的膜厚优选为1 10 μ m的 范围，从结晶性提高、且能够缩短成膜需要的工序时间、生产率提高的观点考虑，更优选为 5 7μπι的范围。基底层14a，可以根据需要形成为在1 X IO17 1 X IO19个/cm3的范围内掺杂了 η 型杂质的构成，但也可以形成为非掺杂(< IXio17个/cm3)的构成，从能够维持良好的结 晶性的观点考虑，优选非掺杂。在基板11为导电性的场合，通过在基底层14a中掺杂掺杂物而使其具有导电性， 能够在发光元件的上下形成电极。另一方面，在基板11使用绝缘性材料的场合，成为采取 在发光元件的相同面上设置了正极和负极的各电极的芯片结构，因此基底层14a为不掺杂 的晶体时，结晶性变得良好，因此优选。作为η型杂质，没有特别的限定，例如，可举出Si、 Ge和Sn等，可优选举出Si和Ge。In型接触层}本实施方式的η型接触层14b包含III族氮化物半导体，可采用MOCVD法或溅射法 在基底层14a上层叠地成膜。作为η型接触层14b，与基底层14a同样，优选由AlxGa1J层(0彡χ彡1，优选 0<χ<0.5，更优选1)构成。另外，优选掺杂有η型杂质，从维持与负极的良好 的欧姆接触、抑制裂纹发生、维持良好的结晶性的观点考虑，优选以1 X IO17 1 X IO19个/ cm3、优选以1 X IO18 1 X IO19个/cm3的浓度含有η型杂质。作为η型杂质，没有特别的限 定，例如可举出Si、Ge和Sn等，优选为Si以及Ge。另外，η型接触层的生长温度可以设为 与基底层相同的生长温度。另外，如上述那样也可为η型接触层14b兼作为基底层的构成。构成基底层14a以及η型接触层14b的III族氮化物系半导体优选为相同的组成。 另外，将它们的合计膜厚设定在1 20 μ m的范围，优选设定在5 15 μ m的范围，更优选设定在7 12 μ m的范围。只要膜厚在该范围，则能够良好地维持半导体的结晶性。In型覆盖层}优选在上述的η型接触层14b与后面详述的发光层15之间设置η型覆盖层14c， 通过设置η型覆盖层14c，能够改善在η型接触层14b的最表面产生的平坦性的恶化，η型 覆盖层14c可以采用MOCVD法等由AlGaN、GaN、GaInN等进行成膜。另外，也可以采用这些 的结构的异质接合(异质结)或多次层叠而成的超晶格结构。在为GaInN的场合，当然优 选比发光层15的GaInN的带隙大。η型覆盖层14c的膜厚，没有特别的限定，但优选为5 500nm的范围，更优选为 5 IOOnm的范围。另外，η型覆盖层14c的η型掺杂物浓度，优选为1 X IO17 1 X 102°个/cm3的范 围，更优选为ι χ IO18 1 X IO19个/cm3的范围。当掺杂物浓度在该范围时，从维持良好的 结晶性和降低发光元件的工作电压的观点考虑是优选的。再者，在η型覆盖层14c为包含超晶格结构的层的场合，虽然省略了详细的图示， 但也可以是包含下述结构的层，所述结构是具有100埃以下的膜厚的包含III族氮化物半导 体的η侧第1层和与该η侧第1层组成不同、并且具有100埃以下的膜厚的包含III族氮化 物半导体的η侧第2层层叠而成的结构。另外，η型覆盖层14c也可以是包含将η侧第1 层与η侧第2层交替地反复层叠而成的结构的层。另外，优选为上述η侧第1层或η侧第 2层的任一层与发光层15接触的构成。如上所述的η侧第1层和η侧第2层，例如可以为含有Al的AlGaN系(有时仅记 为AlGaN)、含有In的GaInN系(有时仅记为GaInN)、或GaN的组成。另外，η侧第1层和η 侧第2层，也可以是GaInN/GaN的交替结构、AlGaN/GaN的交替结构、GalnN/AlGaN的交替 结构、组成不同的GalnN/GalnN的交替结构(本发明中的“组成不同，，的说明，意指各元素 组成比不同，以下同样)、组成不同的AlGaN/AlGaN的交替结构。本发明中，η侧第1层和η 侧第2层，优选为GalnN/GaN的交替结构或组成不同的GalnN/GalnN。上述η侧第1层和η侧第2层的超晶格层，优选分别为60埃以下，更优选分别为 40埃以下，最优选分别为10埃 40埃的范围。当形成超晶格层的η侧第1层和η侧第2 层的膜厚比100埃厚时，容易产生晶体缺陷因而不优选。上述η侧第1层和η侧第2层，可以分别是掺杂了的结构，另外，也可以是掺杂结 构/未掺杂结构的组合，作为被掺杂的杂质，对于上述材料组成可以没有任何限制地使用 现有公知的杂质。例如，作为η型覆盖层，使用GalnN/GaN的交替结构或组成不同的GaInN/ GaInN的交替结构的覆盖层的场合，作为杂质优选Si。另外，如上所述的η侧超晶格多层 膜，即使具有由GaInN或AlGaN、GaN代表的相同的组成，也可以一边适当地实施(ON)、停止 (OFF)掺杂一边进行制作。「发光层」发光层15是层叠在η型半导体层14上，并且在其上面层叠ρ型半导体层16的层， 可以采用现有公知的MOCVD法等进行成膜，另外，发光层15，如图1所示，是包含氮化镓系化 合物半导体的势垒层15a与包含含有铟的氮化镓系化合物半导体的阱层15b交替地反复层 叠而构成，在图示例中，以在η型半导体层14侧和ρ型半导体层16侧配置有势垒层15a的 顺序层叠而形成。
另外，在图1所示的例中，发光层15为下述构成7层的势垒层15a和6层的阱层 15b交替地反复层叠，发光层15的最上层和最下层配置势垒层15a，在各势垒层15a间配置 有阱层15b。作为势垒层15a，例如，可以很适合地使用比包含含有铟的氮化镓系化合物半导体 的阱层15b带隙能量大的Al。Gai_。N(0 ^ c < 0. 3)等的氮化镓系化合物半导体。另外，在阱层15b中，作为含有铟的氮化镓系化合物半导体，例如，可以使用 Ga1-JnsN (0 < s < 0. 4)等的氮化镓铟。另外，作为发光层15整体的膜厚，没有特别的限定。例如，发光层15的膜厚优选 为1 500nm的范围，更优选为IOOnm左右的膜厚。当膜厚在上述范围时，有助于发光输出 功率的提高。「P型半导体层」ρ型半导体层16，通常由ρ型覆盖层16a和ρ型接触层16b构成，可以采用MOCVD 法或反应溅射法成膜。另外，也可以为P型接触层兼作P型覆盖层的构成。本实施方式的ρ型半导体层16，可添加用于将导电性控制成ρ型的ρ型杂质而构 成。作为P型杂质，没有特别的限定，但优选使用Mg，另外，也可以使用Zn。另外，作为ρ型半导体层16整体的膜厚，没有特别的限定，但优选为0. 05 1 μ m 的范围。{ρ型覆盖层}作为ρ型覆盖层16a，只要是带隙能量比发光层15大的组成、且载流子能够封入发 光层15，就没有特别的限定，可优选举出AldGawN(0 < d彡0. 4，优选0. 1彡d彡0. 3)的组 成。从载流封入发光层15的观点考虑，优选ρ型覆盖层16a由这样的AlGaN构成。ρ型覆盖层16a的膜厚，没有特别的限定，但优选为1 400nm，更优选为5 IOOnm0在ρ型覆盖层16a中添加ρ型杂质的情况下的ρ型掺杂物浓度，优选为1 X IO18 5 X IO21个/cm3的范围，更优选为1 X IO19 5X 102°个/cm3。当ρ型掺杂物浓度在上述范 围时，可以不使结晶性降低而得到良好的P型晶体。另外，本实施方式的ρ型覆盖层16a，与上述的η型覆盖层14c同样，可以为多次层 叠而成的超晶格结构。在P型覆盖层16a为包含超晶格结构的层的场合，虽然省略详细的 图示，但也可以为包含下述结构的层，所述结构是具有100埃以下的膜厚的包含III族氮化 物半导体的P侧第1层、和与该P侧第1层组成不同、并且具有100埃以下的膜厚的包含III 族氮化物半导体的P侧第2层层叠而成的结构。另外，也可以是包含ρ侧第1层与ρ侧第 2层交替地反复层叠而成的结构的层。如上所述的ρ侧第1层和ρ侧第2层，可以是分别不同的组成，例如，可以是AlGaN、 GaInN或GaN的组成。另外，也可以是GalnN/GaN的交替结构、AlGaN/GaN的交替结构、或 GalnN/AlGaN的交替结构。在本发明中，ρ侧第1层和ρ侧第2层，优选是AlGaN/AlGaN或 AlGaN/GaN的交替结构。上述ρ侧第1层和ρ侧第2层的超晶格层，优选分别是60埃以下，更优选分别是 40埃以下，最优选分别是10埃 40埃的范围。当形成超晶格层的ρ侧第1层和ρ侧第2 层的膜厚比100埃厚时，成为含有较多的晶体缺陷的层，因而不优选。
上述ρ侧第1层和ρ侧第2层，可以分别为掺杂了的结构，也可以是掺杂结构/ 未掺杂结构的组合。作为被掺杂的杂质，对于上述材料组成可以没有任何限制地使用现有 公知的杂质，例如，作为ρ型覆盖层，使用具有AlGaN/GaN的交替结构或组成不同的AlGaN/ AlGaN的交替结构的层的场合，作为杂质优选Mg。另外，如上所述的ρ侧超晶格多层膜，即 使由GaInN或AlGaN、GaN代表的组成相同，也可以一边适当地实施(ON)、停止(OFF)掺杂 一边进行制作。{ρ型接触层}作为ρ型接触层16b，是至少含有AleGai_eN(0彡e < 0. 5，优选0彡e彡0. 2、更优 选0 < e < 0. 1)而成的氮化镓系化合物半导体层。当Al组分在上述范围时，从可维持良 好的结晶性和可实现与P欧姆电极(参照后述的透光性电极17)的良好欧姆接触的观点考 虑是优选的。ρ型接触层16b的膜厚，没有特别的限定，但优选为10 500nm，更优选为50 200nm。当膜厚在该范围时，从发光输出功率的观点考虑是优选的。另外，在ρ型接触层16b中添加ρ型杂质的情况下，从维持良好的欧姆接触、防止 裂纹发生、维持良好的结晶性的观点考虑，优选P型掺杂物浓度为1X IO18 1X IO21个/cm3 的范围，更优选为5 X IO19 5X 102°个/cm3的范围。在本实施方式中，如上述那样，在实施了预处理(参照后述的制造方法中的预处 理工序)的基板11的主面Ila上，形成通过至少将金属Ga原料和含有V族元素的气体用 等离子体活化而进行反应从而得到的AlxGai_xN(l >X^0)构成的缓冲层12，并在该缓冲 层12上具有由MOCVD法得到的基底层14a。这样，通过形成为在均勻性高且良好地取向的 缓冲层12上层叠有结晶性优异的基底层14a的构成，进而在基底层14a形成且构成半导体 层20的各层的结晶性也变得优异，因此，能够实现发光特性优异的III族氮化物半导体发光 元件。『透光性正极』透光性正极17，是在上述的叠层半导体10的P型半导体层16 (ρ型接触层16b)上 形成的透光性的电极。作为透光性正极17的材质，没有特别的限定，可采用该技术领域中熟知的惯用的 手段设置 ITO(In2O3-SnO2)、AZO (ZnO-Al2O3)、IZO (In2O3-ZnO)、GZO (ZnO-Ga2O3)等的材料。另 外，其结构也可以没有任何限制地采用包括现有公知结构在内的任何的结构。另外，透光性正极17，可以以覆盖掺杂了 Mg的ρ型半导体层16上的大致全面的方 式形成，也可以隔开间隙而形成为格子状或树形状。『正极焊盘和负极』正极焊盘18是在上述的透光性正极17上形成的电极。作为正极焊盘18的材料，使用了 Au、Al、Ni和Cu等的各种结构是众所周知的，可 以没有任何限制地使用这些周知的材料、结构的正极焊盘。正极焊盘18的厚度，优选为100 IOOOnm的范围内。另外，在焊盘的特性上，厚 的正极焊盘接合能力高，因此正极焊盘18的厚度更优选为300nm以上。此外，从制造成本 的观点考虑优选为500nm以下。负极19，在基板11上依次层叠η型半导体层14、发光层15和ρ型半导体层16而成的半导体层中，以与η型半导体层14的η型接触层14b接触的方式形成。因此，在设置负极19时，通过除去ρ型半导体层16、发光层15和ρ型半导体层14 的一部分，形成η型接触层14b的露出区域14d，在该露出区域上形成负极19。作为负极19的材料，周知各种组成和结构的负极，可以没有任何限制地使用这些 周知的负极，可以采用在该技术领域熟知的惯用手段进行设置。根据如以上说明的本实施方式的III族氮化物半导体发光元件1，在通过等离子体 处理而被预处理了的基板11的主面Ila上，具有通过至少将金属Ga原料和含有V族元素 的气体用等离子体活化而进行反应从而得到的AlxGai_xN(0 < X < 1)的组成的缓冲层12， 在该缓冲层12上具有由有机金属化学气相沉积(MOCVD)法得到的基底层14a，因此在其上 形成、且包含III族氮化物半导体的半导体层20的各层成为结晶性优异的层。因此，能够实 现发光特性优异的III族氮化物半导体发光元件1。另外，在本实施方式中说明的基板11和缓冲层12以及基底层14a的叠层结构，并 不被III族氮化物半导体发光元件限定，例如，在各种电子器件等的领域，在使用晶格常数接 近的材料彼此来进行成膜等时，在高温下存在原料气体和基板发生反应的可能性的场合， 可以没有任何限制地应用其他的结构。[ III族氮化物半导体发光元件的制造方法的一例]本实施方式的III族氮化物半导体发光元件的制造方法，是在基板11上层叠包含 III族氮化物的缓冲层12，在该缓冲层12上依次层叠具有基底层14a的η型半导体层14、发 光层15和ρ型半导体层16的方法，是具备下述工序的方法对基板11进行等离子体处理 的预处理工序；继预处理工序之后，在基板11上通过至少将金属Ga原料和含有V族元素的 气体用等离子体活化而使其反应，以AlxGai_xN(0 < X < 1)的组成形成缓冲层12的缓冲层 形成工序；和在缓冲层12上形成基底层14a的基底层形成工序。另外，在本实施方式的制 造方法中，采用有机金属化学气相沉积(MOCVD)法在缓冲层12上形成基底层14a。在本实施方式的制造方法中，在基板11上使III族氮化物半导体的晶体外延生长， 形成如图1所示的叠层半导体10时，首先，对基板11的主面Ila实施了等离子体处理的预 处理之后，在基板11上成膜出缓冲层12，在该缓冲层12上形成半导体层20。并且，在本实 施方式中，采用了下述方法通过将金属Ga原料和含有氮元素的气体用等离子体活化的反 应溅射法，由GaN形成缓冲层12，再在该缓冲层12上由MOCVD法形成构成η型半导体层14 的基底层14a后，由MOCVD法形成η型接触层14b、η型覆盖层14c、发光层15和ρ型半导 体层16的各层。进而，在本实施方式的制造方法中，如图2的平面图和图3的截面图所例示，采用 了下述方法在叠层半导体10的P型半导体层16上层叠透光性正极17，在该透光性正极 17上形成正极焊盘18，并且在η型半导体层14的η型接触层14b上形成的露出区域14d 层叠负极19，得到发光元件1。以下，对于本实施方式的III族氮化物半导体发光元件的制造方法进行详述。『预处理工序』在本实施方式的预处理工序中，在基板11上形成缓冲层12之前，采用等离子体处 理、例如溅射法等的方法对基板11的主面Ila实施预处理。具体地，通过将基板11暴露于含有Ar、N2, O2等的发生活性的等离子体种的气体的等离子体中，可除去附着于主面Ila的有机物和氧化物，调整主面11a。作为这样的等离 子体处理，例如，可优选使用使Ar气、N2气等的等离子体作用于基板11的主面Ila的反溅 射。另外，在预处理工序中，通过在基板11和室之间施加电压(电力)，等离子体粒子 高效率地作用于基板11的主面11a。通过对基板11实施这样的预处理，能够在基板11的 主面Ila全面上形成缓冲层12，能够提高成膜于该缓冲层上的膜的结晶性。作为用于对基板11进行等离子体处理的气体气氛，可以用由只有一种的成分构 成的气体来构成，另外，也可以使用混合了数种成分的气体的混合气体，例如，优选为含有 氮的气体气氛。另外，含有氮的气体的分压优选为1 X 10_2 IOPa的范围，更优选为0. 1 5Pa的 范围。若含有氮的气体的分压过高，则等离子体粒子具有的能量降低，基板11的预处理效 果降低。另外，若上述分压过低，则等离子体粒子具有的能量过高，有可能给基板11造成 损伤。进行等离子体处理的预处理的时间，优选为30秒 3600秒(1小时)的范围。处 理时间比上述范围短的话，不用说得不到等离子体处理的效果，但比上述范围长时，特性也 不会尤其变好，反倒有可能降低工作效率。进行等离子体处理的预处理的时间，更优选为60 秒(1分) 600秒(10分)的范围。作为进行等离子体处理时的温度，优选为25 1000°C的范围。处理温度过低的 话，即使进行等离子体处理，也不能充分发挥效果，另外，处理温度过高的话，有时基板表面 残留损伤，更优选为300°C 800°C的范围。在此，图8示出预处理工序中的基板11的处理温度与后述的基底层14a的(0002) 面和(10-10)面的X射线摇摆曲线半值宽的关系的图，另外，图9示出预处理工序中的基板 11的处理时间与基底层14a的(0002)面和(10-10)面的X射线摇摆曲线半值宽的关系的 图。如图8和图9所示可知，通过使预处理工序中的处理温度以及处理时间在上述范 围，在形成于基板11上的缓冲层12上进一步层叠的基底层14a成为结晶性和平坦性优异的层。在本实施方式的预处理工序中，在等离子体处理中使用的室，可以使用与在后述 的缓冲层形成工序中形成缓冲层时使用的室相同的室，也可以使用别的室。若使在预处 理工序中使用的室和在缓冲层形成工序中使用的室为共同的构成，则能够降低制造设备成 本，从该点来看是优选的，另外，在用于缓冲层成膜的条件下，进行反溅射来作为等离子体 处理的场合，不会浪费溅射条件的变更所需要的时间，因此工作效率提高。本实施方式的预处理工序，更优选采用通过RF(高频)放电来产生用于等离子体 处理的等离子体的反溅射。通过利用使用了高频电源的RF放电来发生等离子体，能够通过 等离子体处理对由绝缘体构成的基板实施预处理。另外，在本实施方式的预处理工序中，更 优选采用通过RF放电来产生氮等离子体从而进行反溅射的方法。另外，对基板11的等离子体处理的预处理，更优选通过如上述的反溅射那样的、 在混合有离子成分和不带电荷的自由基成分的气氛中进行的等离子体处理来进行。
在此，从基板的主面Ila除去污物等时，例如，在向基板上单独地供给离子成分等 的情况下，能量过强而会对基板表面给予损伤，存在使基板上生长的结晶的品质降低的问 题。本实施方式中，作为对基板11的主面Ila的预处理，通过采用在如上述那样的混合有 离子成分与自由基成分的气氛中进行的等离子处理，使具有适度能量的反应种作用于基板 11，能够不对主面Ila造成损伤而进行污物等的除去。作为获得这样的效果的机理，可以认 为通过使用离子成分的比例少的等离子体，能够抑制对基板表面造成的损伤；通过使等 离子体作用于基板表面能够有效地除去污物；等等。另外，在本实施方式的预处理工序中，更优选在对基板11进行如上述那样的等离 子体处理的预处理前，实施湿式的预处理。在本实施方式中，在预处理工序中对基板11进行等离子体处理之后，在后述的缓 冲层形成工序中层叠包含III族氮化物化合物的缓冲层12，再在该缓冲层12上形成具有基 底层1如的11型半导体层14，由此如在后述的实施例中所示，得到包含III族氮化物半导体的 半导体层20的结晶性格外地提高、发光元件的发光特性提高的优异效果。作为通过对基板11进行等离子体处理得到半导体层20的结晶性提高的效果的机 理，可举出如上述那样，附着于基板11上的污物等因反溅射而被除去，由此基板11的主面 Ila露出，因此在基板11与III族氮化物化合物之间晶体的晶格结构匹配。另外，根据本实施方式的预处理工序，通过上述那样的作用，与使用例如Ar气体 等通过物理冲击来除去基板上的污物的被称为轰击(bombardment)的方法等不同，不会对 基板造成损伤，可使基板形成为良好的表面状态而实施预处理。『缓冲层形成工序』在本实施方式中，采用了如上述那样通过至少将金属Ga原料和含有V族元素的 气体用等离子体活化使其反应，由AlxGai_xN(0的组成形成缓冲层12的方法，在本 例中，对于采用在特定的真空度下施加高电压而放电的反应溅射法来形成缓冲层12的方 法进行说明。作为这样的将金属原料和原料气体用等离子体活化而使其反应的成膜方法，除了 反应溅射法以外，还可举出例如MOCVD法、照射高的能量密度的激光来发生等离子体的脉 冲激光沉积(PLD)法、通过照射电子束来发生等离子体的脉冲电子束沉积(PED)法等，可适 当选择使用，但反应溅射法最简便、也适合于量产，因此是优选的方法。在本实施方式中，采用上述方法对基板11的主面Ila实施了预处理之后，向溅射 装置40(图7参照)的室41内导入作为含有V族元素的气体的含氮的气体以及氩气，将基 板11加热到500°C左右。然后，在对基板11侧施加高频偏电压的同时，对作为III族金属原 料使用了金属Ga的Ga靶侧施加电力，使室41内发生等离子体，一边将室41内的压力保持 为一定，一边在基板11上形成由GaN构成的缓冲层12。(溅射装置成膜装置)图7所示例的溅射装置40，在含有金属材料的靶47的下方(图7的下方)配置有 磁铁42，该磁铁42通过省略图示的驱动装置在靶47的下方进行摇动。对室41供给氮气 以及氩气，在安装于加热器44上的基板11上成膜出缓冲层。此时，如上述那样地磁铁42 在靶47的下方摇动，因此封入室41内的等离子体移动，除了基板11的主面Ila外，对端面 lib也能够均勻地成膜出缓冲层。
19
作为采用反应溅射法成膜出缓冲层12的方法，可举出RF溅射法(Radiο Frequency Sputtering)或 DC 減射法(Direct Current Sputtering)。在此，如本发明涉 及的制造方法那样采用反应溅射法，使用氮气作为含有氮元素的气体(含有V族元素的气 体)来进行成膜的场合，已知氮吸附在靶(金属材料)表面上(参照Mat. Res. Soc. Symp. Proc. Vol. 68，357，1986)。一般地，使用金属材料的靶进行溅射的场合，从成膜效率的观点 考虑优选采用DC溅射法，但在连续地放电的DC溅射法中，由于氮附着在靶上，因此招致靶 表面的充电(带电)，存在成膜速度不稳定的可能性。为此，本发明涉及的制造方法，优选采 用RF溅射法或在DC溅射法中能够脉冲性地给予偏电压的脉冲DC溅射法，优选使用能够采 用这样的溅射法进行处理的溅射装置。另外，在采用溅射法形成缓冲层12的场合，从通过控制反应能够良好地确保结晶 性，能够稳定地再现其良好的结晶性的观点考虑，更优选采用使含有氮的气体在反应器内 流通的反应溅射法进行成膜，优选使用能够采用这样的反应溅射法进行处理的溅射装置。 一般地，在溅射法中，靶材料的纯度越高，则成膜后的薄膜的结晶性等的膜质越良好。在采 用溅射法形成缓冲层12的场合，也可以使用III族氮化物半导体作为成为原料的靶材料，通 过Ar气体等的惰性气体的等离子体来进行溅射，但在反应溅射法中，用于靶材料的III族金 属单质以及其混合物，与III族氮化物半导体相比较能够进行高纯度化。因此，在反应溅射法 中，能够更加提高成膜出的缓冲层12的结晶性。另外，作为避免充电的方法，优选使阴极的磁铁的位置在靶内移动。具体的运动的 方法，可以根据所使用的溅射装置来选择，可以使磁铁摇动或使其旋转运动，图7例示的溅 射装置40，为下述构成在靶47的下方具有磁铁42，该磁铁42能够在靶47的下方旋转运动。另外，在反应溅射法中一般采用通过将等离子体封入磁场内来提高效率的技术。 此时，为了不偏地使用靶，优选采用如上述的溅射装置40那样的采用了一边使阴极的磁铁 42的位置在靶47内移动一边进行成膜的RF溅射法的装置。这样的采用摇动或旋转等的方 法使阴极的磁铁移动并进行成膜的RF溅射法，后面叙述详情的在基板11的端面形成缓冲 层12的情况下的成膜效率优异，从该点来看是优选的。另外，后面进行详述，优选在室41内尽可能不残留杂质，特别是优选尽可能降低 附着于室41的内壁的杂质，因此由溅射装置40的装置性能决定的室41内的到达真空度优 选为1. OXlCT3Pa以下。另外，优选缓冲层12以覆盖基板11的主面Ila的至少90%以上的方式形成，另 外，更优选以覆盖基板11的端面lib的方式形成，进而，最优选以覆盖基板11的端面lib 和背面Ilc的方式来形成。然而，采用现有的溅射装置和成膜方法成膜缓冲层直到基板的 端面和/或背面的场合，必须进行最大为6次 8次左右的成膜处理，成为长时间的工序。 作为除此以外的方法，也可以考虑通过不保持基板而将其设置在室内来在基板全部面上成 膜的方法，但在需要加热基板的场合，存在装置变得复杂的可能性。因此，如上述那样，通过使用例如能够使基板摇动或者旋转运动的溅射装置，能够 一边相对于成膜材料的溅射方向变更基板的位置一边成膜出缓冲层。通过采用这样的溅射 装置和成膜方法，能够采用一次的工序将基板的主面和端面进行成膜，接着，通过实施对基 板背面进行成膜的工序，能够采用共计2次的工序覆盖基板全部面。
另外，也可以通过使溅射装置成为成膜材料源由大的面积的发生源(靶)产生的 构成，并且成为通过使材料的发生位置移动，从而不使基板移动而能够在基板全部面上进 行成膜的构成。作为这样的装置之一，可举出如图7表示的溅射装置40那样的、采用了通 过使磁铁摇动或旋转运动，一边使阴极的磁铁的位置在靶内运动，一边进行成膜的RF溅射 法的装置。另外，在采用这样的RF溅射法进行成膜的场合，也可以采用使基板侧和阴极侧 这两者移动的装置。此外，通过将作为材料发生源的阴极(参照图7的靶皿43)配置在基 板附近，不是对基板呈束状地供给发生的等离子体，而为以包围基板的方式供给的构成时， 则基板主面和端面能够同时进行成膜。(含有V族元素氮元素的气体气氛)作为在本实施方式中使用的含有V族元素的气体，优选使用含有氮的气体，可以 毫无限制地使用一般已知的氮化合物，但氨、氮气(N2)其操作简单，并且能够比较廉价地得 到，因此是优选的。氨分解效率良好，能够以高的生长速度进行成膜，但反应性和毒性高，因此需要除 害设备和气体检测器，另外，必须使反应装置所使用的构件的材料为化学稳定性高的材料。另外，使用氮气(N2)作为原料的场合，作为装置可以使用简单的装置，但不能得到 高的反应速度。然而，若采用利用电场或热等将氮分解后导入装置中的方法，虽然成膜速度 比氨低，但可以得到工业生产上可利用的程度的成膜速度，因此若考虑与装置成本的兼顾， 氮气(N2)是最适宜的氮源。在此，作为使用反应溅射法形成缓冲层12的情况下的重要参数，可举出成膜温 度、压力、氮分率等。例如，使用氮(N2)作为含有氮元素的气体的场合，氮流量相对于氮(N2)与氩气 (Ar)的流量的比，优选氮为多于20%且在100%以下的范围。当氮为20%以下时，氮的存 在量少而金属在基板11上析出，作为缓冲层12不能够成为对III族氮化物化合物所要求的 晶体结构。本实施方式通过以高浓度向基板11上供给活性的氮反应种，能够抑制基板11上 的迁移，由此抑制自组织化，能够使缓冲层12适当地成为单晶组织。在缓冲层12中，通过 将其适当控制成为由单晶构成的组织，能够良好地控制层叠在其上面的包含III族氮化物半 导体的半导体层的结晶性。(基板温度)形成缓冲层12时的基板11的温度，优选为室温 1000°C的范围，更优选为200 800°C的范围。基板11的温度低于上述下限时，不能由缓冲层12覆盖基板11的主面Ila 全面，主面Ila有可能露出。基板的温度超过上述上限时，金属原料的迁移变得活跃，不适 合作为缓冲层。另外，本发明中说明的所谓室温是也影响到工序的环境等的温度，但作为具 体的温度是0 30°C的范围。(室内压力)采用反应性溅射法形成缓冲层12时的室41内的压力优选为0.3Pa以上。该室41 内的压力不到0. 3Pa时，发生的反应种具有的动能变得过大，形成的缓冲层的膜质不充分。 另外，室41内的压力上限没有特别的限定，但为0. SPa以上时，有助于膜取向的二聚体荷电 粒子会受到等离子体中的荷电粒子的相互作用，因此优选室41内的压力为0. 3 0. SPa的 范围。(溅射装置的到达真空度)
在本实施方式的制造方法中，优选使用于缓冲层12的形成的溅射装置40的室 41内的到达真空度为1. OXKT3Pa以下的条件，使室41内成为该范围的真空度后，形成缓 冲层12。如上所述，在采用反应溅射法形成缓冲层的场合，附着在溅射装置40的室41内壁 上的杂质，在溅射成膜处理时从室41的内壁被赶出，有可能混入到成膜于基板11上的缓冲 层12的膜中。这样的室41内的杂质，认为主要是为进行室41的维护而进行了大气开放时， 大气中的氧、水分或其他成分侵入到室41内，附着在内壁上而产生的杂质。因此，在本实施方式中，优选使室41内的到达真空度为1.0 X10_3Pa以下的条件， 使室41内成为该范围的真空度从而降低内部的杂质之后，形成缓冲层12。由此，能够抑制 例如大气中的氧和水分等所构成的杂质混入到缓冲层12中，能够形成具有良好的取向性 和结晶性的缓冲层12。另外，缓冲层12，更优选在使溅射装置40的室41内的到达真空度为3. 5 X ICT5Pa 以下的条件下形成，特别优选在到达真空度为6. OX ICT6Pa以下的条件下形成。(成膜速度)形成缓冲层12时的成膜速度优选为0. Olnm/秒 IOnm/秒的范围。成膜速度不 到0. Olmm/秒时，膜不成为层而生长成岛状，有可能不能覆盖基板11表面。成膜速度超过 IOnm/秒时，膜不成为晶体而成为非晶质。(靶)采用由等离子体将金属Ga原料和含有氮元素的气体活化的反应溅射法，形成混 晶来作为缓冲层时，例如，也有使用含有Ga等的金属材料的混合物(可以未必形成合金) 作为靶的方法，也可以采用准备由不同的材料构成的2个靶同时地进行溅射的方法。例如， 在形成一定的组成的膜的情况下使用混合材料的靶，在形成组成不同的几种膜的情况下只 要在室内设置多个靶即可。在本实施方式的缓冲层形成工序中，由于在预处理工序中实施了等离子体处理的 基板11上，采用反应溅射法形成缓冲层12，因此在包含III族氮化物半导体晶体的缓冲层12 与基板11之间不会产生晶格失配，可得到结晶性稳定而良好的缓冲层12。『半导体层的形成』在采用上述步骤形成的缓冲层12上，通过顺序地层叠η型半导体层14、发光层 15、ρ型半导体层16，形成半导体层20。本实施方式的制造方法，如上述那样，采用MOCVD法 形成η型半导体层14的基底层14a之后，对于该基底层14a上的η型接触层14b、n型覆盖 层14c、发光层15和ρ型半导体层16的各层也可采用MOCVD法形成。在本实施方式中，形成半导体层20时的氮化镓系化合物半导体(III族氮化物半导 体)的生长方法，没有特别的限定，除了上述的MOCVD法以外，还可以采用溅射法、HVPE(氢 化物气相生长法)、MBE (分子束外延法)等已知使氮化物半导体生长的所有的方法。在这 些方法中，在采用MOCVD法时，作为载气可以使用氢(H2)或氮(N2),作为III族原料的Ga源 可以使用三甲基镓(TMG)或三乙基镓(TEG)JtSAl源可以使用三甲基铝(TMA)或三乙基 铝(TEA)，作为In源可以使用三甲基铟(TMI)或三乙基铟(TEI)，作为V族原料的N源可 以使用氨(NH3)、胼(N2H4)等。另外，作为掺杂物，作为η型半导体的Si原料可以使用甲硅 烷(SiH4)或乙硅烷(Si2H6),作为Ge原料可以使用锗烷气(GeH4)、四甲基锗((CH3)4Ge),四 乙基锗((C2H5)4Ge)等的有机锗化合物。在采用MBE法时，元素态的锗也可以作为掺杂源使用。作为ρ型半导体的Mg原料，使用例如双环戊二烯基镁(Cp2Mg)或双乙基环戊二烯基镁 (EtGp2Mg)。如上所述的氮化镓系化合物半导体，除了 Al、( 和h以外，还可以含有其他的III 族元素，可以根据需要含有Ge、Si、Mg、Ca、Zn和Be等的掺杂元素。此外，不限定于有意地 添加的元素，也有时含有依赖于成膜条件等而必然地含有的杂质、以及在原料、反应管材质 中含有的微量杂质。「η型半导体层的形成」在形成本实施方式的半导体层20时，首先，采用现有公知的MOCVD法在缓冲层12 上层叠地成膜出η型半导体层14的基底层14a。接着，采用MOCVD法在基底层1 上成膜 出η型接触层14b和η型覆盖层14c。基底层14a、η型接触层14b和η型覆盖层14c的各层，可使用同一 MOCVD装置成 膜，另外，也可以采用与后述的发光层15共同的装置。在这样的场合，在各层的形成中，适 当变更MOCVD装置的各种条件而使用。再者，在本实施方式中，说明了采用MOCVD法形成η型半导体层14的各层的例子， 但也可以采用反应溅射法形成所述各层。在这样的场合，例如，只要使用如图7所示的与用 于缓冲层12的成膜的溅射装置40共同的装置，并且适当变更用于靶的材料、室内的气体气 氛等的成膜条件来形成各层即可。<基底层形成工序>本实施方式的基底层形成工序，在缓冲层形成工序中形成于基板11的主面Ila上 的缓冲层12上，采用现有公知的MOCVD法形成构成η型半导体层14的最下层的基底层14a。作为在基底层形成工序中在反应炉内流通的载气，可以没有任何限制地使用一般 的载气，也可以使用在MOCVD等的气相化学成膜方法中广泛使用的氢、氮等。然而，作为载 气使用氢时，在比较活泼的氢中的升温有可能损伤结晶性或晶体表面的平坦性，因此优选 缩短处理时间。另外，作为在基底层形成工序中层叠基底层14a的方法，没有特别的限定，只要是 如上述的各方法那样能够产生位错环化的结晶生长方法，则可以没有任何限制地使用。尤 其是MOCVD法、MBE法和VPE法，由于能够产生迁移，因此从能够形成结晶性良好的膜的观 点考虑是优选的。其中，MOCVD法从能够得到结晶性最好的膜的观点考虑，可以更优选地使用。另外，在采用MOCVD法形成基底层14a的场合，生长炉内的压力优选调整为15 40kPa的范围。再者，也可使用反应溅射法形成包含III族氮化物半导体的基底层，在该情况下，与 MOCVD法、MBE法等相比，能够使装置为简便的构成。另外，在采用使V族原料在反应器内流 通的反应溅射法形成基底层的场合，由于靶材料能够进行高纯度化，因此能够成膜出结晶 性优异的基底层。形成基底层14a时的基板11的温度，即基底层14a的生长温度，优选为800°C以 上，更优选为900°C以上的温度，最优选为1000°C以上的温度。这是因为通过提高形成基 底层14a时的基板11的温度，容易产生原子的迁移，容易地进行位错环化的缘故。另外， 形成基底层14a时的基板11的温度，必须为比晶体分解的温度低的温度，因此优选为不到1200°C。只要形成基底层1 时的基板11的温度在上述温度范围内，就可以得到结晶性好 的基底层14a。再者，在本实施方式的制造方法中，更优选设置在通过溅射成膜出的由GaN构成 的缓冲层12上层叠包含氮化镓系化合物半导体的基底层Ha之前，进行缓冲层12的热处 理的工序。通过进行热处理，能够使缓冲层12中含有的结晶性低的相升华。作为这样的热 处理，可设定为在500 1000°C之间的温度暴露1 120分左右的时间的条件。另外，在热 处理期间，温度可以为一定，也可以逐渐变化。另外，作为热处理时的气氛气体，优选包含反 应性的气体，可使用例如氢、氨等。另外，此时，若在气氛气体中流通有机金属材料，则晶体 被成膜，因此不优选。「发光层的形成」接着，在η型覆盖层Hc上，采用现有公知的MOCVD法形成发光层15。在本实施方式中形成的如图1例示的发光层15，具有始于GaN势垒层、终于GaN势 垒层的叠层结构，将由GaN构成的7层的势垒层15a、和由无掺杂的G^92Inatl8N构成的6层 的阱层1 交替地层叠而形成。另外，在本实施方式的制造方法中，可以使用与用于η型半导体层14的成膜的 MOCVD装置相同的装置，通过变更各种成膜条件来形成发光层15。「P型半导体层的形成」在发光层15上，S卩，在成为发光层15的最上层的势垒层1 上，采用MOCVD法形 成由P型覆盖层16a和P型接触层16b构成的P型半导体层16。ρ型半导体层16，可以通 过使用与η型半导体层14或发光层15的成膜所使用的MOCVD装置相同的装置，并变更各 种成膜条件来成膜。另外，也可采用反应溅射法形成构成ρ型半导体层16的各层，该场合下，例如，只 要使用图7所示的溅射装置40，适当变更用于靶的材料、室内的气体气氛等的成膜条件来 形成各层即可。在ρ型半导体层16的形成中，首先，在发光层15(最上层的势垒层15a)上形成由 掺杂了 Mg的AlaiGEia9N构成的ρ型覆盖层16a，再在其上面形成由掺杂了 Mg的Alaci2Giia98N 构成的P型接触层16b。此时，ρ型覆盖层16a和ρ型接触层16b的层叠，可以使用同一 MOCVD装置。再者，如上述那样，作为ρ型杂质，不仅可以使用Mg，同样地也可以使用例如锌 (Zn)等。『透光性正极的形成』在采用上述方法形成各层而构成的叠层半导体10的ρ型接触层16b上形成由ITO 构成的透光性正极17。作为透光性正极17的形成方法，没有特别的限定，可以采用该技术领域中熟知的 惯用的手段来设置。另外，其结构也可以没有任何限制地使用包括现有公知的结构在内的 任何结构的透光性正极。另外，如上所述，透光性正极17的材料，不限定于ΙΤ0，可以使用AZO、IZO、GZO等 的材料形成。另外，形成透光性正极17后，也有时实施以合金化或透明化为目的的热退火，但也可以不实施。『正极焊盘和负极的形成』在形成于叠层半导体10上的透光性正极17上，再形成正极焊盘18。该正极焊盘18，例如，可以通过采用现有公知的方法从透光性正极17的表面侧依 次地层叠Ti、Al、Au的各材料而形成。另外，在形成负极19时，首先，采用干蚀刻等的方法除去形成于基板11上的ρ型 半导体层16、发光层15和η型半导体层14的一部分，由此形成η型接触层14b的露出区域 14d(参照图2和图3)。然后，通过采用现有公知的方法，在该露出区域14d上例如从露出 区域14d表面侧依次地层叠Ni、Al、Ti和Au的各材料，可以形成省略了详细图示的4层结 构的负极19。然后，对如上所述那样在叠层半导体10上设置了透光性正极17、正极焊盘18和负 极19的晶片，将基板11的背面磨削和研磨成镜状的面后，切割成例如350μπι见方的正方 形，由此可制成为发光元件芯片(发光元件1)。根据如以上说明那样的本实施方式的III族氮化物半导体发光元件的制造方法，是 具有对基板11进行等离子体处理的预处理工序，并且继该预处理工序之后，具有在基板 11上，通过至少将金属( 原料和含有V族元素的气体用等离子体活化而使其反应，从而以 AlxGa1^xN (0 < X < 1)的组成形成缓冲层12的缓冲层形成工序；和在缓冲层12上形成基底 层14a的基底层形成工序的方法，因此能够作为均勻性高且良好地取向的层而形成缓冲层 12，并且能够在缓冲层12上形成结晶性良好的基底层14a，因此在基板11与包含III族氮化 物半导体的半导体层20之间不会产生晶格失配。因此能够在基板11上高效率地生长结晶 性良好的III族氮化物半导体，能够制造生产率优异并且具有优异的发光特性的III族氮化物 半导体发光元件1。[ III族氮化物半导体发光元件的其他例]上述的发光元件1，如图2和图3 (也参照图1的叠层半导体10)所示，基板11的 主面Ila为只由(OOOl)C面的平面构成的结构，但在本实施方式中，并不限定于这样的形 状。例如，如图4A、图4B和图4C所示，也可以为在待层叠缓冲层的基板上面形成有凸部的 结构。图4A所示的例子的发光元件2，如图4B的局部剖面图(也参照图4C)所详示， 在基板60上形成有多个凸部63，在基板60的主面61上的没有形成凸部63的部分，为由 (OOOl)C面构成的平面62。因此，如图示例那样，基板60的主面61，由平面62和多个凸部 63构成，所述平面62由(OOOl)C面构成。并且，本例为下述构成以一边填埋凸部63—边 覆盖主面61的方式形成缓冲层52，在该缓冲层52上，层叠有构成半导体层70且包含III族 氮化物半导体的基底层Ma，进而在基底层5 上形成有构成半导体层70的各层。图4A 图4C所示的本实施方式的发光元件2中的半导体层70，具备具有基底层Ma、n型接触层 54b和η型覆盖层5 的η型半导体层M ；发光层55 ；和ρ型半导体层56。并且，在半导体 层70上层叠有透光性正极57，在该透光性正极57上形成有正极焊盘58。另外，在η型半 导体层讨的η型接触层54b上形成有负极59。再者，本例的发光元件2，在基板60上具有如上述那样的凸部63，以覆盖由平面62 和凸部63构成的主面61的方式形成有缓冲层52，而且在该缓冲层52上形成有基底层Ma，除此以外，可采用与上述的发光元件1同样的材料和方法来制造。在本例中，通过成为在基板的上面具有上述凸部，以覆盖上面的方式形成了缓冲 层的构成，由于后面详述的作用，可得到发光元件的内部量子效率和光取出效率提高的效果。以下对于图4A、4B和4C所示的例子的发光元件2和基板60进行详细说明。「基板的形状」凸部63，如图4B和图4C所示，包含不与C面平行的表面63c，在该表面63c不显 现C面。图4B和图4C所示的凸部63，为下述形状基部63a的平面形状大致为圆形，朝向 上部外形逐渐变小，侧面6 为朝向外侧弯曲的碗状(半球状)的形状。另外，凸部63的 平面配置，如图4B和图4C所示，等间隔地配置成棋盘格状。另外，图4B和图4C所示的例子的凸部63，是基部宽度(I1为0. 05 5 μ m、高度h 为0. 05 5 μ m、且高度h为基部宽度Cl1的1/4以上的凸部，相邻的凸部63间的间隔d2为 基部宽度Cl1的0. 5 5倍。在此，所谓凸部63的基部宽度屯，是指凸部63的底边(基部 63a)中的最大宽度的长度。另外，所谓相邻的凸部63的间隔d2，是指最接近的凸部63的基部63a的边缘之间 的距离。相邻的凸部63间的间隔d2，优选为基部宽度Cl1的0. 5 5倍。若凸部63间的间 隔d2小于基部宽度Cl1的0. 5倍，则在使构成半导体层70的基底层5 外延生长时，难以促 进从由C面构成的平面62上结晶生长，难以由基底层5 完全填埋凸部63，并且有时不能 充分得到基底层Ma的表面Mf的平坦性。因此，在填埋凸部63的基底层5 上形成了构 成LED结构的半导体层的晶体的场合，该晶体会形成较多的凹坑，导致所形成的III族氮化 物半导体发光元件的输出和电特性等恶化。另外，当凸部63间的间隔(12大于基部宽度Cl1的 5倍时，在使用基板60形成了III族氮化物半导体发光元件的场合，在基板60与形成于基板 60上的III族氮化物半导体层的界面的光的漫反射的机会减少，有可能不能够充分提高光取 出效率。基部宽度Cl1优选为0. 05 5 μ m。基部宽度(I1小于0. 05 μ m时，在使用基板60形 成了III族氮化物半导体发光元件的场合，有可能不能充分得到使光漫反射的效果。另外，若 基部宽度Cl1大于5 μ m,则以填埋凸部63的方式覆盖主面61而使基底层5 外延生长会变 得困难。凸部63的高度h优选为0. 05 5 μ m。凸部63的高度h小于0. 05 μ m时，在使用 基板60形成了III族氮化物半导体发光元件的场合，有可能不能得到使光漫反射的效果。另 外，若凸部63的高度h大于5 μ m，则以填埋凸部63的方式使基底层5 外延生长会变得困 难，有时不能充分得到基底层Ma的表面Ma的平坦性。另外，凸部63的高度h优选为基部宽度Cl1的1/4以上。若凸部63的高度h小于 基部宽度Cl1的1/4，则在使用基板60形成了III族氮化物半导体发光元件的场合，有可能不 能充分得到使光漫反射的效果和提高光取出效率的效果。再者，凸部63的形状，并不限定于图4B和图4C所示的例子，只要是由不与C面平 行的表面构成的形状，则可以是任何的形状。例如可以为基部的平面形状为大致多角形，朝 向上部外形逐渐变小的形状，侧面6 为朝向外侧弯曲的形状。另外，也可以为侧面由朝向上部外形逐渐变小的斜面构成的大致圆锥状或大致多角锥状。另外，可以是侧面的倾斜角 度进行两阶段变化的形状。另外，凸部63的平面配置，也并不限定于图4B和图4C所示的例子，可以是等间 隔，也可以不是等间隔。另外，凸部63的平面配置，可以为四角形状，也可以为三角形状，还 可以为无规则形状。「基板加工工序(在基板表面形成凹凸的方法」在本例中，在对基板进行等离子体处理的预处理工序之前，具有在基板60上形成 由平面62和凸部63构成的凹凸的基板加工工序。在本例的基板加工工序中，可采用对基板60进行蚀刻的方法来形成设置于基板 60上的凸部63，但不限于此。例如，也可以通过在基板上沉积构成凸部的别的材料来形成 凸部。作为在基板上沉积构成凸部的别的材料的方法，可使用例如溅射法、蒸镀法和CVD法 等的各方法。另外，作为构成这样的凸部的材料，优选使用具有与基板的材料大致同等的折 射率的材料，在基板为蓝宝石基板的情况下，可使用例如A1203、SiN, SiO2等。「缓冲层形成工序和基底层(半导体层)形成工序」在本例中，在形成有上述凸部63的基板60的主面61，以填埋凸部63并且覆盖主 面61的方式，采用与上述的发光元件1的缓冲层12的形成方法同样的方法形成缓冲层52。接着，在该缓冲层52上，采用MOCVD法外延生长单晶的包含III族氮化物半导体的 基底层Ma。此时，在缓冲层52中，晶体不从由不与基板60的C面平行的表面63c构成的 凸部63生长，只从由C面构成的平面62外延生长出沿C轴方向取向的晶体。由此，在本例 中，在基底层Ma的晶体中难以产生位错等的晶体缺陷，能够形成具有良好的结晶性的基 底层^a。在此，例如，在凸部的表面存在C面的场合，当在形成有凸部的基板上使单晶的III 族氮化物半导体层外延生长时，晶体会从存在于凸部的表面的C面和没有形成凸部的区域 的C面进行生长。该场合下，在从凸部的表面生长的晶体和从没有形成凸部的区域生长的 晶体相结合的部分，容易发生位错等的晶体缺陷，难以得到结晶性良好的基底层Ma。在此 产生的晶体缺陷，由于形成于基底层5 上的构成η型半导体层、发光层和ρ型半导体层的 各个层的各层的结晶性得到继承，因此有可能成为构成发光元件的场合的内部量子效率降 低和漏电流增大的原因。对此，在本例中，通过在基板60上形成由不与C面平行的表面63c构成的凸部63， 从而具有由平面62和凸部63构成的主面61，所述平面62由C面构成，因此在主面61进行 基底层Ma的外延生长的场合，晶体只从平面62生长。因此，在基板60的主面61形成的 基底层Ma，以填埋凸部63的方式覆盖主面61而外延生长，因此得到不会在晶体中产生位 错等的晶体缺陷的效果。并且，在如上述那样得到的基底层5 上，形成构成η型半导体层、发光层和P型 半导体层的各个层的各层，构成LED (发光元件)结构的场合，各层的结晶性变得良好，因此 可得到内部量子效率优异、漏电流少的发光元件。另外，在本例中，如图4A、图4B和图4C所 示，在基板60上形成有凸部63，因此基板60与缓冲层52的界面为凹凸状，进而基板60与 半导体层70 (基底层Ma)之间为凹凸状，因此能够在界面产生光的漫反射，能够实现具有 更高的光取出效率的发光元件。
['灯]通过组合如以上说明的本发明涉及的III族氮化物半导体发光元件和荧光体，可采 用本领域技术人员众所周知的手段构成灯。以往就已知通过组合发光元件和荧光体来改变 发光色的技术，可以没有任何限制地采用这样的技术。例如，通过适当选定荧光体，能够得 到比发光元件波长长的发光，另外，通过混合发光元件自身的发光波长和由荧光体转换了 的波长，也能够制成呈白色发光的灯。另外，作为灯，也可以用于一般用途的炮弹型、便携式的背光源用途的侧面发光 型、显示器中使用的顶面发光型等任何的用途中。例如，如图5所示的例子，在将同一面电极型的III族氮化物半导体发光元件1组装 成炮弹型的场合，将发光元件1与2个框之中的一个(图5中为框31)接合，另外，由线34 将发光元件1的负极19与框32接合，由线33将发光元件1的正极焊盘18与框31接合。 然后，通过由透明的树脂构成的塑模35模塑发光元件1的周边，能够制成如图5所示的炮 弹型的灯3。[其他的半导体元件]由本发明得到的具有优异的结晶性的III族氮化物半导体的叠层结构(参照图1 的叠层半导体10)，除了如上述那样的发光二极管(LED)、激光二极管(LD)等的发光元 件中所具备的半导体层以外，还可以用于太阳能电池和受光元件等的光电转换元件、或 HBT (Heterojunction Bipolar Transistor，异质结双极型晶体管)、HEMT (High Electron Mobility Transistor，高电子迁移性晶体管)等的电子器件。这些半导体元件，已知许多 各种结构的半导体元件。本发明涉及的III族氮化物半导体的叠层结构体的原件结构，包括 这些众所周知的元件结构而没有任何限制。实施例1以下对于本发明的III族氮化物半导体发光元件的制造方法、III族氮化物半导体发 光元件以及灯，通过实施例更详细地说明，但本发明并不只限定于这些实施例。[实施例]图1表示在本实施例中制作的III族氮化物半导体发光元件的叠层半导体的截面 模式图。在本例中，在由蓝宝石构成的基板11的C面上，使用RF溅射法形成由GaN构成的 单晶的层来作为缓冲层12，在该缓冲层12上，使用MOCVD法形成由GaN(III族氮化物半导 体)构成的层来作为基底层14a。然后，通过在基底层Ha上再层叠构成半导体层20的各 层，由此制成了如图1所示的具有外延层结构的外延晶片(叠层半导体10)。『缓冲层的形成』首先，将对表面进行了镜面研磨的直径2英寸的(OOOl)C面蓝宝石构成的基板导 入到室中。此时，作为溅射装置，使用如图7例示的溅射装置40那样具有高频式的电源、并 且具有在靶内能够移动磁铁的位置的机构的装置。另外，作为靶，使用了由金属( 材料构 成的靶。然后，在室内将基板11加热到750°C，以50sCCm的流量导入氮气后，将室内的压 力保持在0. 5Pa，对基板11侧施加100W的高频偏电压，暴露在氮等离子体中来洗净基板11表面。接着，基板11的温度原样不变，向溅射装置内导入氩气和氮气。然后，对金属( 靶侧施加1000W的高频偏电压，将室内的压力保持在1. OPa，在使Ar气流通lOsccm、氮气流 通30sCCm的条件下(氮在气体全体中的比为75% )，在蓝宝石制成的基板11上成膜出由 GaN构成的单晶的缓冲层12。靶内的磁铁在基板11洗涤时以及成膜时都摇动。然后，按照预先测定的成膜速度(2. Onm/秒)，通过规定的时间的处理，形成20nm 的GaN(缓冲层12)后，停止等离子体工作，使基板11的温度降低。然后，使用X射线测定装置(7 夕卜U 7公司制，型号X ‘part ProMRD)测定 形成于基板11上的缓冲层12的X射线摇摆曲线(XRC)，该测定使用CuK α射线X射线发生 源作为光源进行。其结果，缓冲层12的(10-10)面的XRC半值宽，在(0002)面显示出0. 12 度(deg)、在(10-10)面显示出1.4 5度的优异特性，可以确认缓冲层12良好地取向。『η型半导体层的形成』接着，将形成有由GaN构成的缓冲层12的基板11从溅射装置内取出，输送到 MOCVD装置内，在缓冲层12上，采用以下的步骤形成了 η型半导体层14。「基底层的形成」在缓冲层12上，采用以下的步骤形成了由GaN构成的基底层14a。在此，作为基底 层14a的成膜所使用的MOCVD装置，使用了现有公知的MOCVD装置。首先，将基板11导入到MOCVD装置内，在使用氮气进行了置换的手套箱(glove box)内，安置于加热用的碳制承载台上。接着，在反应炉内流通氮气之后，使加热器工作，将 基板温度升温到150°C，确认在1150°C温度稳定后，打开氨气配管的阀，开始向反应炉内流 通氨气。接着，向MOCVD装置内供给含有TMG的蒸气的氢气，开始在缓冲层12上形成构成 基底层Ha的III族氮化物半导体(GaN)膜的工序。此时的氨的量进行了调节使得V / III比 为6000。这样地使GaN生长约3小时之后，切换TMG的配管的阀，结束原料向反应炉的供 给，停止GaN的生长。然后，停止对加热器的通电，使基板温度降温到室温。通过以上的工序，在成膜于基板11上的单晶组织的GaN构成的缓冲层12上，形成 了非掺杂的6μπι膜厚的GaN形成的基底层14a。成膜后从反应炉内取出的试样为无色透 明，GaN层(基底层14a)的表面为镜面。使用X射线测定装置(7 夕卜U 7公司制，型号X ‘part Pro MRD)，测定如上 述那样形成的非掺杂GaN构成的基底层1 的X射线摇摆曲线(XRC)。该测定使用Cu β射 线X射线发生源作为光源，在作为对称面的(0002)面与作为非对称面的(10-10)面进行。 一般地，在III族氮化物半导体的场合，(000 面的XRC光谱半值宽成为晶体的平坦性(镶 嵌度；Mosaicity)的指标，(10-10)面的XRC光谱半值宽成为位错密度(twist)的指标。该 测定的结果，由本发明的制造方法制作的非掺杂GaN层，在(0002)面的测定中半值宽显示 出170弧度秒(arcsec)、在(10-10)面的测定中显示出350弧度秒。『η型接触层的形成』接着，使用与基底层14a的形成所用的MOCVD装置相同的装置，采用MOCVD法形成 由GaN构成的η型接触层。此时，在η型接触层中掺杂Si，关于晶体生长，流通SiH4来作为 Si的掺杂原料，除此以外采用与基底层Ha相同的条件来进行。另外，作为在η型接触层 14b的成膜中使用的MOCVD装置，使用了现有公知的装置。通过如以上说明的工序，在对表面实施了反溅射的由蓝宝石构成基板11上，形成具有单晶组织的GaN缓冲层12，在该缓冲层12上形成了非掺杂的6μπι膜厚的GaN层(η 型基底层14a)、和具有5X IO18CnT3的载流子浓度的2 μ m的掺杂Si的GaN层(η型接触层 14b)。「η型覆盖层的形成」在通过上述步骤制作的样品的η型接触层上，采用如以下说明的步骤，使用相同 的MOCVD法层叠地形成η型覆盖层14c。首先，一边使氨在MOCVD装置的室内流通，一边使载气为氮气使生长有由掺杂Si 的GaN构成的η型接触层的基板的温度降低到760V。另外，此时，在等待炉内的温度变更的期间，设定了 SiH4的供给量。对于流通的 SiH4的量，预先进行计算，进行调整使得掺杂Si的层的电子浓度为4X1018cnT3。氨以原样 不变的流量继续向炉内供给。接着，一边使氨在室内流通，一边使SiH4气体和通过沸腾而发生的TMI以及TEG 的蒸气向炉内流通，分别形成了 1. 7nm厚的由GEia99InatllN构成的层、1. 7nm厚的由GaN构成 的层。重复这样的成膜处理19次循环后，最后，再一次生长出膜厚1. 7nm的由G~99I%(I1N 构成的层。另外，在进行该工序处理的期间继续SiH4W流通。由此，形成了由掺杂Si的 Ga0.99In0.01N和GaN的超晶格结构构成的η型覆盖层14c。『发光层的形成』接着，形成由GaN构成的势垒层1 fe和由Giici. 92In0.08N构成的阱层1恥所构成、且具 有多量子阱结构的发光层15。在该发光层15的形成中，在由掺杂Si的^iatllGiia99N构成的 η型覆盖层14c上，首先形成势垒层15a，在该势垒层1 上形成由(^a92Inatl8N构成的阱层 15b。重复6次这样的层叠步骤后，在第6个层叠了的阱层1 上形成第7个的势垒层15a， 成为在具有多量子阱结构的发光层15的两侧配置了势垒层15a的结构。首先，在基板11的温度为760°C的状态下，开始TEG和SiH4向炉内的供给，以规定 时间形成膜厚0. Snm的掺杂了 Si的GaN构成的初始势垒层，停止TEG和SiH4的供给。然 后，将承载台的温度升温到920°C。然后，再开始TEG和SiH4向炉内的供给，在基板温度为 920°C的状态下，再进行膜厚1. 7nm的中间势垒层的生长后，停止TEG和SiH4的炉内供给。 接着，将承载台温度降到760V，开始TEG和SiH4的供给，再进行膜厚3. 5nm的最终势垒层 的生长后，再停止TEG和SiH4的供给，结束GaN势垒层的生长。通过如上所述的3个阶段 的成膜处理，形成由初始势垒层、中间势垒层和最终势垒层这3层构成、总膜厚为5nm的掺 杂Si的GaN势垒层(势垒层15a)。SiH4的量进行了调整使得Si浓度为1 X 1017cm_3。接着，结束势垒层1 的生长之后，使基板11的温度、炉内的压力、载气的流量和 种类原样不变，切换TEG和TMI的阀，向炉内供给TEG和TMI，生长出由GEta9Jnaci8N构成的 阱层15b。由此形成了具有2nm膜厚的阱层15b。然后，由Giia92Inatl8N构成的阱层15b的生长结束后，变更TEG供给量的设定。接 着，再开始TEG和SiH4的供给，进行第2层的势垒层15a的形成。通过重复6次如上所述的步骤，形成了 6层的掺杂Si的GaN构成的势垒层10 和6层的GEia92Inatl8N构成的阱层105bo并且，在形成第6层的由Gaa92Inatl8N构成的阱层1 后，接着进行第7层的势叠 层的形成。在第7层的势垒层的形成处理中，首先，停止SiH4的供给，形成由非掺杂GaN构成的初始势垒层后，在继续TEG向炉内供给的状态下将基板温度升温到920°C，在该基板温 度920°C下以规定的时间进行中间势垒层的生长。然后，停止TEG向炉内的供给。接着，将 基板温度降到760V，开始TEG的供给，进行最终势垒层的生长后，再停止TEG的供给，结束 GaN势垒层的生长。由此，形成由初始势垒层、中间势垒层和最终势垒层这3层构成、总膜厚 为4nm的非掺杂GaN构成的势垒层(参照图1和图3中的发光层15中的最上层的势垒层 15a) ο按照以上的步骤，形成了包含厚度不均一的阱层(从图3中的η型半导体层14侧 起第1 5层的阱层15b)和厚度均一的阱层(参照从图1和图3中的η型半导体层14侧 起第6层的阱层15b)的多量子阱结构的发光层15。『P型半导体层的形成』继上述的各工序之后，使用相同MOCVD装置，成膜出具有由4层的非掺杂的 Al0.06Ga0.94N和3层的掺杂了 Mg的GaN构成的超晶格结构的ρ型覆盖层16a，再在其上面成 膜出膜厚200nm的掺杂Mg的GaN构成的ρ型接触层16b，作为ρ型半导体层16。首先，一边供给NH3气一边将基板温度升温到975°C后，在该温度下将载气从氮气 切换成氢气。接着，将基板温度变更为1050°C。然后，通过向炉内供给TMG和TMA，成膜出 膜厚2. 5nm的非掺杂的Alatl6GEia94N构成的层。接着，不留时间间隔(interval)而关闭TMA 的阀打开Cp2Mg的阀，成膜出膜厚2. 5nm的掺杂了 Mg的GaN的层。通过重复3次如以上那样的操作，并在最后形成非掺杂Alaci6Giia94N层，由此形成 了由超晶格结构构成的P型覆盖层16a。然后，向炉内只供给Cp2Mg和TMG，形成膜厚200nm的ρ型GaN构成的ρ型接触层 16b。由此，最终形成了由膜厚15nm的ρ型覆盖层16a、和膜厚20nm的掺杂Mg的GaN 形成的P型接触层16b所构成的P型半导体层16。另外，采用上述步骤形成的P型接触层 16b，即使不进行用于将ρ型载流子活化的退火处理也显示出ρ型特性。如以上所述地制作的LED用的外延晶片，具有以下所述的结构，即，在具有c面的 蓝宝石制成的基板11上，形成具有单晶结构的膜厚40nm的GaN层(缓冲层12)后，从基板 11侧依次地层叠了 膜厚6μπι的非掺杂GaN层(基底层14a)；具有5X 1018cm_3的电子浓 度的膜厚2 μ m的η型接触层14a ；具有4X IO18CnT3的Si浓度、且具有由20层的膜厚1. 7nm 的G^l99InatllN和19层的膜厚1. 7nm的GaN构成的超晶格结构的η型覆盖层14b ；多量子阱 结构(发光层15)；和ρ型半导体层16，所述多量子阱结构(发光层15)，始于GaN势垒层， 由层厚为5nm的6层的掺杂Si的GaN势垒层(势叠层15a)、层厚为2nm的6层的非掺杂的 Ga0.92In0.08N阱层(阱层15b)、具有非掺杂的GaN构成的最终势垒层的最上位势垒层(参照 图1和图3中的发光层15中的最上层的势垒层15a)构成，ρ型半导体层16由ρ型覆盖层 16a和ρ型接触层16b构成，所述ρ型覆盖层16a由膜厚2. 5nm的非掺杂Al0.06Ga0.94N形成 的4个层、和膜厚2. 5nm的掺杂Mg的GaN构成并具有超晶格结构的3个层构成，所述ρ型 接触层16b为膜厚200nm的掺杂Mg的GaN构成的层。『LED的制作』接着，使用上述外延晶片(叠层半导体10)制作了作为半导体发光元件的一种的 发光二极管(参照图2和图3的发光元件1)。
S卩，在上述外延晶片的掺杂Mg的GaN层(ρ型半导体层16b)的表面上，采用公知 的光刻技术形成由ITO构成的透光性电极17，在其上面形成具有依次层叠钛、铝和金而成 的结构的正极焊盘18(p电极焊盘)作为ρ侧电极。进而，对晶片实施干蚀刻，使η型接触 层14b的待形成η侧电极(负极)的区域露出(露出区域14d)，在该露出区域14d上形成 依次层叠Ni、Al、Ti和Au这4层而成的负极19(n侧电极)。通过这样的步骤，在晶片(参 照图1的叠层半导体10)上形成具有如图2和图3所示的形状的各电极。然后，对通过上述的步骤形成了 ρ侧和η侧的各电极的晶片，将蓝宝石制成的基板 11的背面磨削和研磨成镜状的面。然后，将该晶片切割成350μπι见方的正方形的芯片，使 各电极朝上而配置于引线框上，由金线连接引线框而制成发光元件(参照图5的灯3)。在如上所述地制作的发光二极管的ρ侧和η侧的电极间流通了正向电流，在电流 20mA下的正向电压为3. 0V。另外，通过ρ侧的透光性电极17观察发光状态，发光波长为 450nm，发光输出功率显示20mW。对于由制作的晶片的大致全面制作的发光二极管，可以没 有偏差地获得这样的发光二极管特性。[比较例]在本例中，在由蓝宝石构成的基板的c面上，不进行反溅射的预处理工序而在基 板上形成由GaN构成的缓冲层，在该缓冲层上，使用MOCVD法形成由GaN构成的基底层14a， 除此以外，采用与实施例1同样的步骤制作了发光元件。比较例的半导体发光元件，在电流20mA下的正向电压为3. 0V,发光波长为470nm， 但发光输出功率为10mW，发光输出功率比实施例1的发光元件差。另外，测定了采用比较例的方法生长出的由GaN构成的基底层的X射线摇摆曲线 (XRC)，在(0002)面的测定中显示半值宽300弧度秒，在(10-10)面的测定中显示半值宽 500弧度秒，表明了结晶性差。[实验例]以下对于用于实证本发明的实验例，使用图IOA和图IOB的各图进行说明。图IOA 是表示由GaN构成的缓冲层和基底层的(0002)面的XRC半值宽的关系的图，图IOB同样是 表示(10-10)面的XRC半值宽的关系的图。在本实验例中，适当变更了缓冲层的成膜条件之中的成膜时间和成膜时的基板温 度，除此以外采用与上述实施例同样的方法制作了在由蓝宝石构成的基板上形成由GaN构 成的缓冲层，并在该缓冲层上形成了由GaN构成的基底层的No. 1 3的各样品。再者，在上述No. 1 3的各样品的制作过程中，在基板上形成缓冲层之后，使用与 实施例1同样的方法测定了缓冲层的(0002)面和(10-10)面的X射线摇摆曲线(XRC)。另 外，在缓冲层上形成基底层后，用同样的方法测定了基底层的(000 面和(10-10)面的X 射线摇摆曲线(XRC)。如图IOA的图所示，缓冲层的(0002)面的XRC半值宽在80 900弧度秒的范围 大致一定，基底层的(000 面的XRC半值宽在210弧度秒左右大致一定，另外，在缓冲层的 (0002)面的XRC半值宽为约20弧度秒的场合，基底层的(0002)面的XRC半值宽为约160 弧度秒，可确认显示出良好的平坦性。另外，如图IOB的图所示，缓冲层的(10-10)面的XRC半值宽和基底层的(10_10) 面的XRC半值宽为大致相关的关系，这些数据之中，例如，缓冲层的(10-10)面的XRC半值宽为约0.95°的场合，基底层的(10-10)面的XRC半值宽为约248弧度秒，可确认显示出良 好的结晶性。如上述结果那样证实了 根据本发明的制造方法在规定的条件下进行基板的预处 理，再在该基板上形成的由GaN构成的缓冲层，具有优异的平坦性和结晶性，在该缓冲层上 形成的基底层的结晶性也提高。由此表明，进而在基底层上形成并包含III族氮化物半导体 的各层的结晶性也提高，可得到发光特性优异的发光元件。产业上的利用可能性根据本发明的III族氮化物半导体发光元件的制造方法，能够作为均勻性高且良好 地取向的层而形成缓冲层，另外，能够在缓冲层上形成结晶性良好的基底层，因此在基板与 包含III族氮化物半导体的半导体层之间不会发生晶格失配。因此，能够在基板上高效率地 生长结晶性良好的III族氮化物半导体，能够制造生产率优异、并且具有优异的发光特性的 III族氮化物半导体发光元件。另外，根据本发明的III族氮化物半导体发光元件，形成于缓冲层上且包含III族氮 化物半导体的各层成为结晶性优异的层。因此，能够实现发光特性优异的III族氮化物半导 体发光元件。另外，根据本发明的灯，由于是具有上述本发明的III族氮化物半导体发光元件的 灯，因此可得到优异的发光特性。
权利要求
1.一种III族氮化物半导体发光元件的制造方法，是在基板上层叠包含III族氮化物的缓 冲层，在该缓冲层上依次层叠具有基底层的η型半导体层、发光层和P型半导体层的III族氮 化物半导体发光元件的制造方法，其特征在于，具备对所述基板进行等离子体处理的预处理工序；继所述预处理工序之后，在所述基板上通过至少将金属Ga原料和含有V族元素的气 体用等离子体活化使其反应，以AlxGai_xN(0 < X < 1)的组成形成所述缓冲层的缓冲层形成 工序；和在所述缓冲层上形成所述基底层的基底层形成工序。
2.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 基底层形成工序采用有机金属化学气相沉积(MOCVD)法形成所述基底层。
3.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 预处理工序是使含有氮的气体在成膜装置的室内流通而进行。
4.根据权利要求3所述的III族氮化物半导体发光元件的制造方法，其特征在于，在所 述室内流通的所述含有氮的气体的分压为1X10_2 IOPa的范围。
5.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 预处理工序是将所述室内的压力设为0. 1 5Pa的范围而进行的。
6.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 预处理工序是将处理时间设为30秒 3600秒的范围而进行的。
7.根据权利要求6所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 预处理工序是将处理时间设为60秒 600秒的范围而进行的。
8.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 预处理工序是将所述基板的温度设为25°C 1000°C的范围而进行的。
9.根据权利要求8所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 预处理工序是将所述基板的温度设为300 800°C的范围而进行的。
10.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，在同 一室内进行所述预处理工序和所述缓冲层形成工序。
11.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 预处理工序中的等离子体处理为反溅射。
12.根据权利要求11所述的III族氮化物半导体发光元件的制造方法，其特征在于，所 述预处理工序通过利用采用了高频的电源产生等离子体来进行反溅射。
13.根据权利要求12所述的III族氮化物半导体发光元件的制造方法，其特征在于，所 述预处理工序包括通过利用采用了高频的电源产生氮等离子体来进行反溅射。
14.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，具 备在所述预处理工序之前，在所述基板的表面形成凹凸的基板加工工序。
15.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，在所 述缓冲层形成工序中，以覆盖所述基板的主面的至少90%的方式形成所述缓冲层。
16.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 缓冲层形成工序采用反应溅射法形成所述缓冲层。
17.根据权利要求16所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述缓冲层形成工序采用使所述含有V族元素的气体在反应器内流通的反应溅射法成膜出 所述缓冲层。
18.根据权利要求16所述的III族氮化物半导体发光元件的制造方法，其特征在于，所 述缓冲层形成工序采用RF溅射法形成所述缓冲层。
19.根据权利要求18所述的III族氮化物半导体发光元件的制造方法，其特征在于，所 述缓冲层形成工序采用RF溅射法一边使阴极的磁铁移动一边形成所述缓冲层。
20.根据权利要求16所述的III族氮化物半导体发光元件的制造方法，其特征在于，所 述缓冲层形成工序采用DC溅射法形成所述缓冲层。
21.根据权利要求20所述的III族氮化物半导体发光元件的制造方法，其特征在于，采 用脉冲DC溅射法形成所述缓冲层。
22.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，在所 述缓冲层形成工序中，所述V族元素为氮。
23.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，在所 述缓冲层形成工序中，使用氨作为含有所述V族元素的原料。
24.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 缓冲层形成工序将所述基板的温度设为室温 1000°C的范围而形成所述缓冲层。
25.根据权利要求24所述的III族氮化物半导体发光元件的制造方法，其特征在于，所 述缓冲层形成工序将所述基板的温度设为200 800°C的范围而形成所述缓冲层。
26.根据权利要求1所述的III族氮化物半导体发光元件的制造方法，其特征在于，所述 基底层形成工序将所述基板的温度设为900°C以上而形成所述基底层。
27.—种III族氮化物半导体发光元件，是在基板上层叠有包含III族氮化物的缓冲层，在 该缓冲层上依次层叠具有基底层的η型半导体层、发光层和ρ型半导体层而成的III族氮化 物半导体发光元件，其特征在于，所述基板是通过等离子体处理而被预处理了的基板，所述缓冲层由通过至少将金属Ga原料和含有V族元素的气体用等离子体活化而进行 反应从而得到的AlxGai_xN(0彡X < 1)的组成构成，所述基底层形成于所述缓冲层上。
28.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述基底层是 采用有机金属化学气相沉积(MOCVD)法在所述缓冲层上形成的膜。
29.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述缓冲层是 采用反应溅射法形成的。
30.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述缓冲层由 GaN形成。
31.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述基板由蓝 宝石构成。
32.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述缓冲层以 覆盖所述基板的主面的至少90%以上的方式形成。
33.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述缓冲层作 为单晶来形成。
34.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述缓冲层作 为柱状晶体来形成。
35.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述缓冲层的 膜厚为10 500nm的范围。
36.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述缓冲层的 膜厚为20 IOOnm的范围。
37.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述基底层由 GaN系化合物半导体形成。
38.根据权利要求27所述的III族氮化物半导体发光元件，其特征在于，所述基板具有 由平面和多个凸部构成的主面，所述平面由C面构成，所述多个凸部形成于所述C面上；以 覆盖该主面的方式形成有所述缓冲层。
39.根据权利要求38所述的III族氮化物半导体发光元件，其特征在于，所述基板的凸 部，基部宽度为0. 05 5 μ m、高度为0. 05 5 μ m，并且高度为基部宽度的1/4以上，相邻 的所述凸部间的间隔为所述基部宽度的0. 5 5倍。
40.根据权利要求38所述的III族氮化物半导体发光元件，其特征在于，所述基板的凸 部为朝向上部外形逐渐变小的形状。
41.根据权利要求38所述的III族氮化物半导体发光元件，其特征在于，所述基板的凸 部形成为大致圆锥状或大致多角锥状。
42.—种III族氮化物半导体发光元件，是采用权利要求1所述的制造方法得到的。
43.一种灯，是使用权利要求27所述的III族氮化物半导体发光元件而构成的。
全文摘要
本发明的目的是提供一种生产率优异并且具有优异的发光特性的Ⅲ族氮化物半导体发光元件的制造方法和Ⅲ族氮化物半导体发光元件以及灯。本发明提供的制造方法是在基板(11)上层叠包含Ⅲ族氮化物化合物的缓冲层(12)，在该缓冲层(12)上依次层叠具有基底层(14a)的n型半导体层(14)、发光层(15)和p型半导体层(16)的方法，具备对基板(11)进行等离子体处理的预处理工序；继预处理工序之后，在基板(11)上通过至少将金属Ga原料和含有V族元素的气体用等离子体活化而使其反应，以AlXGa1-XN(0≤X＜1)的组成形成缓冲层(12)的缓冲层形成工序；和在缓冲层(12)上形成基底层(14a)的基底层形成工序。
文档编号H01L21/205GK102113140SQ20098013025
公开日2011年6月29日 申请日期2009年6月3日 优先权日2008年6月4日
发明者三木久幸, 冈部健彦, 塙健三, 横山泰典 申请人:昭和电工株式会社