半导体元件内置基板和半导体元件内置基板的制造方法

专利名称：半导体元件内置基板和半导体元件内置基板的制造方法
技术领域：
本发明涉及在基板内内置了半导体元件的半导体元件内置基板和半导体元件内 置基板的制造方法。
背景技术：
近年来，为了实现半导体装置的小型化和高密度化，有时在基板内内置半导体元 件。
该情况下，将在电介质层的两面粘贴铜板而形成的两面贴铜层叠板作为基板，在 安装了半导体元件后，在半导体元件和两面贴铜层叠板之间填充底部填充材料。然后，在两 面贴铜层叠板和半导体元件上涂布粘接剂，粘贴单面贴铜层叠板。
另外，底部填充材料固定半导体元件的安装位置，并且，保护半导体元件不受因粘 贴单面贴铜层叠板而产生的对半导体元件施加的载荷的影响。
在专利文献1 4中公开了这种半导体元件内置基板的制造方法。
专利文献1日本特开2008-10885号公报
专利文献2日本特开2006-245104号公报
专利文献3日本特开2005-39094号公报
专利文献4日本特开2003-142832号公报
但是，在半导体元件内置基板中，半导体元件的周围被电介质层或底部填充材料 等电介质覆盖，所以，有时半导体元件的工作受到电介质的介电常数和介质损耗角正切的 影响，半导体元件的工作频率高时，容易受到电介质的影响。
具体而言，形成在半导体元件表面的电路图案的信号线路被设计成，在半导体元 件上使特性阻抗为规定值(例如50Ω)，但是，有时由于覆盖半导体元件的电介质的影响而 使特性阻抗变化。并且，有时覆盖半导体元件的电介质的介电常数越高，产生越多的寄生电 容，而阻碍半导体元件的高频工作。
特别地，在内置了构成为包含分布常数电路且在高频频带(毫米波频带)下工作 的MMIC(Monolithic Microwave Integrated Circuits)这种半导体元件的半导体元件内 置基板中，在半导体元件和基板之间填充作为电介质的底部填充材料，由此，半导体元件受 到底部填充材料的影响，产生工作频率的偏移和增益降低等的高频电特性的恶化。发明内容
本发明是为了解决上述问题点而完成的，其目的在于，提供如下的半导体元件内 置基板和半导体元件内置基板的制造方法抑制电介质对构成为包含分布常数电路的半导 体元件的影响，并且，能够保护半导体元件不受在制造时对半导体元件施加的载荷的影响。
为了达成上述目的，第1方面的半导体元件内置基板具有第1基板，其在电介质 层上层叠有布线层；半导体元件，其构成为包含分布常数电路，并且，在与所述第1基板相 向的面的周边区域形成有多个接合焊盘，通过与该多个接合焊盘对应的具有导电性的导电性部件，与所述布线层电连接；支承部件，其配置在所述半导体元件的比所述周边区域更为 内侧的内侧区域，介于所述半导体元件和所述第1基板之间而支承所述半导体元件；以及 第2基板，其粘贴在所述第1基板和所述半导体元件上。
根据第1方面所述的半导体元件内置基板，在构成为包含分布常数电路的半导体 元件的上述周边区域形成的多个接合焊盘通过具有导电性的导电性部件与基板的布线层 电连接，并且，支承部件介于上述内侧区域和第1基板之间，所以，分散支承在制造时对半 导体元件施加的载荷。因此，不使用作为电介质的底部填充材料，也能够保护半导体元件不 受载荷的影响，能够抑制电介质对构成为包含分布常数电路的半导体元件的影响。
另外，本发明也可以如第2方面所述的半导体元件内置基板那样，所述半导体元 件在所述内侧区域形成有信号线路，所述支承部件配置在形成有所述信号线路的区域以 外。
由此，在半导体元件的信号线路和构成基板的电介质层之间形成有空气层，所以， 能够更有效地抑制电介质对半导体元件的工作的影响。
另外，本发明也可以如第3方面所述的半导体元件内置基板那样，所述第1基板在 与所述半导体元件的所述周边区域相向的区域、以及与所述内侧区域相向的区域上层叠有 所述布线层，所述半导体元件在所述内侧区域形成有多个接合焊盘，所述支承部件具有导 电性，与形成在所述内侧区域中的多个接合焊盘相对应地形成有多个，并且是使层叠在所 述第1基板的与所述内侧区域相向的区域上的所述布线层和形成在所述内侧区域中的多 个接合焊盘电连接的连接部件。
由此，通过在上述内侧区域形成的接合焊盘和支承部件来分散在粘贴第2基板时 产生的对半导体元件施加的载荷，保护半导体元件不受该载荷的影响，并且，在半导体元件 和电介质层之间产生空气层，所以，能够更有效地抑制电介质对半导体元件的工作的影响。
另外，本发明也可以如第4方面所述的半导体元件内置基板那样，所述半导体元 件在所述内侧区域随机地形成有通过所述连接部件与所述布线层连接的多个接合焊盘。
由此，能够防止在半导体元件内置基板中产生驻波。
另外，本发明也可以如第5方面所述的半导体元件内置基板那样，所述支承部件 是包含电介质的片状部件。
由此，通过片状部件来分散在粘贴第2基板时产生的对半导体元件施加的载荷， 保护半导体元件不受该载荷的影响，并且，能够扩大用于支承半导体元件的电介质的选择 范围。
另外，本发明也可以如第6方面所述的半导体元件内置基板那样，所述半导体元 件具有工作频率不同的多个电路，或者，具备具有工作频率不同的电路的多个所述半导体 元件，所述片状部件构成为，与所述半导体元件的所述电路的工作频率相对应地，包含介电 常数和介质损耗角正切中的至少一方不同的多个电介质。
由此，即使组合工作频率不同的多个电路来构成半导体元件，也能够在半导体元 件和第1基板之间配置适于各电路的电介质。
另外，本发明也可以如第7方面所述的半导体元件内置基板那样，所述半导体元 件具有工作频率不同的多个电路，或者，具备具有工作频率不同的电路的多个所述半导体 元件，所述片状部件与工作频率相对较高的所述电路的位置相对应地配置，与工作频率相对较低的所述电路的位置相对应地填充有底部填充材料。
由此，能够抑制电介质对半导体元件的影响，并且，牢固地将半导体元件固定在基 板上。
另外，为了达成上述目的，第8方面所述的半导体元件内置基板的制造方法包括 以下工序针对构成为包含分布常数电路的半导体元件，在与在电介质层上层叠有布线层 的第1基板相向的面的周边区域形成多个接合焊盘；通过与所述多个接合焊盘相对应的具 有导电性的导电性部件，与所述第1基板的所述布线层电连接，并且，在所述半导体元件的 比所述周边区域更为内侧的内侧区域，使所述支承部件介于所述第1基板和所述内侧区域 之间，在所述第1基板上安装所述半导体元件；以及在所述第1基板和所述半导体元件上粘 贴第2基板。
由此，抑制电介质对构成为包含分布常数电路的半导体元件的影响，并且，能够保 护半导体元件不受在制造时对半导体元件施加的载荷的影响。
如以上说明的那样，根据本发明，具有以下的优良效果抑制电介质对构成为包含 分布常数电路的半导体元件的影响，并且，能够保护半导体元件不受在制造时对半导体元 件施加的载荷的影响。


图1是示出第1实施方式的半导体元件内置基板的图。
图2是示出在制造第1实施方式的半导体元件内置基板的工序中、在基板上倒装 式安装半导体元件的工序结束后的状态的图。
图3是示出在制造第1实施方式的半导体元件内置基板的工序中、在倒装式安装 了半导体元件后涂布粘接剂的工序结束后的状态的图。
图4是示出在制造第1实施方式的半导体元件内置基板的工序中、在涂布了粘接 剂后粘贴基板的工序结束后的状态的图。
图5是示出第2实施方式的半导体元件内置基板的图。
图6是示出在制造第2实施方式的半导体元件内置基板的工序中、在基板上配置 片状部件的工序结束后的状态的图。
图7是示出在制造第2实施方式的半导体元件内置基板的工序中、在基板上倒装 式安装半导体元件的工序结束后的状态的图。
图8是示出在制造第2实施方式的半导体元件内置基板的工序中、在倒装式安装 了半导体元件后涂布粘接剂的工序结束后的状态的图。
图9是示出在制造第2实施方式的半导体元件内置基板的工序中、在涂布了粘接 剂后粘贴基板的工序结束后的状态的图。
图10是示出在第2实施方式的半导体元件内置基板中片状部件的配置不同的形 式的图。
图11是示出在半导体元件和基板之间填充了底部填充材料的半导体元件内置基 板的图。
标号说明
10 半导体元件内置基板；12 半导体元件；14 电介质层；16A 第1金属层(布线层)；18A:基板(第1基板)；18B:基板(第2基板)；20A、20B:接合焊盘；22A:焊锡凸块 (导电性部件)；22B 焊锡凸块(支承部件、连接部件)；30 片状部件(支承部件)。
具体实施方式
下面，参照附图详细说明本发明的实施方式。
(第1实施方式)
图1是示出本第1实施方式的半导体元件内置基板10的纵剖面图，使用图2 4 说明该半导体元件内置基板10的制造方法。
另外，在本第1实施方式的半导体元件内置基板10中，作为半导体元件12，为了 在高频频带(毫米波频带)下工作，使用构成为包含分布常数电路且使用CPW(Coplanar Waveguide)设计了电路图案的半导体元件。
图2 (A)是在将第1金属层16A和第2金属层16B粘贴于电介质层14的两面而得 到的基板18A上、使形成了分布常数电路的面与基板18A的第1金属层16A相向来安装(倒 装式安装)半导体元件12的工序结束后的状态的平面图。另一方面，图2(B)是图2(A)的 A-A线剖面图。
另外，在本第1实施方式的半导体元件内置基板10中，作为电介质层14和后述的 电介质层15，使用特氟隆(注册商标)，但是不限于此，也可以使用其他电介质材料或陶瓷 材料等。
并且，在本第1实施方式的半导体元件内置基板10中，作为基板18A，使用将第1 金属层16A和第2金属层16B设为铜板的两面贴铜层叠板，但是不限于此，也可以是将第1 金属层16A和第2金属层16B设为铜板以外的其他金属板，也可以是在电介质层14上没有 粘贴第2金属层16B的基板(单面贴铜层叠板)等，只要是在电介质层14上层叠了第1金 属层16A的基板，则也可以是其他基板。
本第1实施方式的半导体元件12在与基板18A相向的面的周边区域(在图2㈧ 中为单点划线Ll的内侧、且双点划线L2的外侧的区域)形成多个接合焊盘20A，并且，在 比该周边区域的双点划线L2更为内侧的区域(以下称为“内侧区域”)形成多个接合焊盘 20B。
另外，针对半导体元件12，在进行倒装式安装的工序前，预先执行形成接合焊盘 20A、20B的工序。
另一方面，基板18A的第1金属层16A作为布线层来层叠，该布线层包含信号层、 以及与半导体元件12的周边区域和半导体元件12的内侧区域的地线对应的接地层等。
然后，半导体元件12通过作为导电性部件的焊锡凸块(bump) 22A来连接接合焊盘 20A和第1金属层16A，通过作为支承部件(连接部件)的焊锡凸块22B来连接接合焊盘 20B和第1金属层16A。
这样，在本第1实施方式的半导体元件内置基板10中，通过存在于半导体元件12 和基板18A之间的焊锡凸块22B，使半导体元件12的接合焊盘20B和基板18A的第1金属 层16A电连接。
另外，本第1实施方式的半导体元件12在内侧区域形成信号线路和偏置电路，接 合焊盘20B形成在半导体元件12的内侧区域中形成有信号线路和偏置电路的区域以外的作为接地的区域。即，焊锡凸块22B使半导体元件12的地线和作为布线层形成的第1金属 层16A的接地层连接。
并且，本第1实施方式的焊锡凸块22B在通过焊锡凸块22A来连接半导体元件12 和第1金属层16A之前，配置在内侧区域。另外，焊锡凸块22A、22B可以通过形成在半导体 元件12上来配置，也可以通过形成在基板18A上来配置。
并且，通过焊锡凸块22B而与第1金属层16A连接的接合焊盘20B可以以相等间 隔形成在内侧区域，但是，优选如图2(A)所示，随机形成在内侧区域。这是因为，在高频频 带下工作的半导体元件12中，以相等间隔形成接合焊盘20B，由此产生驻波，该驻波可能对 半导体元件12的工作造成影响。
而且，在本第1实施方式的半导体元件内置基板10中，作为支承部件，使用焊锡凸 块22B，但是不限于此，也可以是利用金、银等其他金属形成的凸块等，只要是具有导电性的 部件，则也可以使用其他支承部件。
在下一工序中，在基板18A上倒装式安装了半导体元件12后，不在基板18A和半 导体元件12之间填充底部填充材料，而在基板18A和半导体元件12上涂布粘接剂24。图 3(A)是涂布粘接剂M的工序结束后的状态的平面图，图3(B)是图3㈧的A-A线剖面图。
在下一工序中，在涂布了粘接剂M的状态下的基板18A和半导体元件12上粘贴 基板18B。图4(A)是粘贴基板18B的工序结束、半导体元件内置基板10完成的状态的平面 图，图4(B)是图4(A)的A-A线剖面图(与图1相同的图)。
基板18B在电介质层15上层叠了第3金属层16C，在电介质层15的与半导体元件 12相向的一侧设有与半导体元件12和焊锡凸块22A、22B的厚度对应的孔，通过粘接剂24 进行粘贴，以使半导体元件12位于该孔中。
然后，通过多个接合焊盘20A、20B以及焊锡凸块22A、22B来连接半导体元件12和 基板18A，所以，通过焊锡凸块22A、22B来分散在粘贴基板18A、18B时、即半导体元件内置 基板10的制造时产生的对半导体元件12施加的载荷，保护半导体元件12不受该载荷的影 响。
另一方面，例如如图11所示，在通过底部填充材料44来固定半导体元件12的半 导体元件内置基板100中，半导体元件12的形成有信号线路和偏置电路的内侧区域和基板 18A之间被底部填充材料44充满，所以，半导体元件12可能受到构成底部填充材料44的电 介质的影响。与此相对，在本第1实施方式的半导体元件内置基板10中，使焊锡凸块22B 介于半导体元件12和基板18A之间，由此，在半导体元件12的内侧区域的形成有信号线路 和偏置电路的区域中，在半导体元件12和电介质层14之间产生几十ym左右的空气层，能 够抑制电介质层14对半导体元件12的工作的影响。
而且，半导体元件12与接合焊盘20A和焊锡凸块22k 一起，经由接合焊盘20B和 焊锡凸块22B与包含巨大的地线图案的基板18A的第1金属层16A(布线层)连接，所以， 能够将在半导体元件12中产生的热传导到第1金属层16A。由此，与在半导体元件12和基 板18A之间填充底部填充材料的情况相比，半导体元件12的散热效率变高，能够提高半导 体元件12的工作的可靠性。
如以上详细说明的那样，根据本第1实施方式的半导体元件内置基板10，该半导 体元件内置基板10具有基板18A，其在电介质层14上层叠第1金属层16A ；半导体元件12，其构成为包含分布常数电路，并且，在与基板18A相向的面的周边区域形成多个接合焊 盘20A，通过与该多个接合焊盘20A对应的具有导电性的焊锡凸块22A，与第1金属层16A 电连接；焊锡凸块22B，其配置在半导体元件12的比上述周边区域更为内侧的区域，介于半 导体元件12和基板18A之间来支承半导体元件12 ；以及基板18B，其粘贴在基板18A和半 导体元件12上。
由此，抑制电介质对构成为包含分布常数电路的半导体元件12的影响，并且，能 够保护半导体元件12不受在半导体元件内置基板10的制造时对半导体元件12施加的载 荷的影响。
并且，根据本第1实施方式的半导体元件内置基板10，半导体元件12在上述内侧 区域形成信号线路，焊锡凸块22B配置在形成有信号线路的区域以外。由此，在半导体元件 12的信号线路和构成基板18A的电介质层14之间形成空气层，所以，能够更有效地抑制电 介质层14对半导体元件12的工作的影响。
并且，根据本第1实施方式的半导体元件内置基板10，基板18A在与半导体元件 12的周边区域相向的区域、以及与上述内侧区域相向的区域上层叠作为布线层的第1金属 层16A，半导体元件12在上述内侧区域形成多个接合焊盘20B，焊锡凸块22B与形成在上述 内侧区域中的多个接合焊盘对应地形成多个，使在与上述内侧区域相向的基板18A的区域 层叠的第1金属层16A和在上述内侧区域形成的多个接合焊盘20B电连接。
由此，通过在上述内侧区域形成的接合焊盘20B和焊锡凸块22B来分散在粘贴基 板18B时产生的对半导体元件12施加的载荷，保护半导体元件12不受该载荷的影响，并 且，在半导体元件12和电介质层14之间产生空气层，所以，能够更有效地抑制电介质层14 对半导体元件12的工作的影响。
并且，根据本第1实施方式的半导体元件内置基板10，半导体元件12在上述内侧 区域随机形成通过焊锡凸块22B与第1金属层16A连接的多个接合焊盘20B，所以，能够防 止在半导体元件内置基板10中产生驻波。
(第2实施方式)
在本第2实施方式中，说明将配置在半导体元件12的内侧区域、且介于半导体元 件12和基板18A之间来支承半导体元件12的支承部件设为包含电介质的片状部件的形式。
图5是示出本第2实施方式的半导体元件内置基板50的纵剖面图，使用图6 9 说明该半导体元件内置基板50的制造方法。另外，针对与第1实施方式的半导体元件内置 基板10相同的结构，标注相同标号并省略说明。
图6(A)是在基板18A上配置片状部件30的工序结束后的状态的平面图，图6 (B) 是图6(A)的A-A线剖面图。
在本第2实施方式的半导体元件内置基板50中，在半导体元件12的内侧区域配 置片状部件30，该片状部件30具有与焊锡凸块22A的厚度和第1金属层16A的厚度之和相 同程度的厚度。并且，作为片状部件30，使用介电常数和介质损耗角正切的值小于底部填充 材料、例如介电常数为2、介质损耗角正切为0. 0015的由接枝聚合物或勃拉嗪(bolazine) 系化合物等形成的部件，该底部填充材料具有与FR4(Flame RetardantType 4)相同程度的 特性(介电常数为4左右、介质损耗角正切为0. 02左右)。而且，在基板18A上配置片状部件30的情况下，也可以通过粘接剂在基板18A上粘接片状部件30。
另外，在本第2实施方式的半导体元件内置基板50中，如图6(A)、(B)所示，预先 在第1金属层16A上形成焊锡凸块22A，但是不限于此，也可以不在第1金属层16A上形成 焊锡凸块22A，而在半导体元件12的接合焊盘20A上预先形成焊锡凸块22k。
在下一工序中，在使片状部件30介于半导体元件12和基板18A之间的状态下，在 基板18A上安装半导体元件12。图7㈧是安装了半导体元件12的基板18A的平面图，图 7(B)是图7(A)的A-A线剖面图。
另外，在基板18A上安装半导体元件12的情况下，也可以利用粘接剂来粘接片状 部件30和半导体元件12。
在下一工序中，在安装了半导体元件12的基板18A上涂布粘接剂24。图8 (A)是 涂布了粘接剂M的基板18A的平面图，图8(B)是图8㈧的A-A线剖面图。
在下一工序中，在涂布了粘接剂M的状态下的基板18A上粘贴基板18B。图9㈧ 是粘贴基板18B的工序结束、半导体元件内置基板50完成的状态的平面图，图9(B)是图 9(A)的A-A线剖面图(与图5相同的图)。
在通过以上工序制造的半导体元件内置基板50中，片状部件30介于半导体元件 12和基板18A之间，所以，通过片状部件30来分散在粘贴基板18A、18B时、即半导体元件内 置基板50的制造时产生的对半导体元件12施加的载荷，保护半导体元件12不受该载荷的 影响。并且，与在图11所示的半导体元件内置基板100中使用的底部填充材料44相比，使 用介电常数和介质损耗角正切的值较小的电介质作为片状部件30，所以，能够抑制电介质 层对半导体元件12的工作的影响。
如以上详细说明的那样，根据本第2实施方式的半导体元件内置基板，将支承部 件设为包含电介质的片状部件30，所以，通过片状部件30来分散在粘贴基板18B时产生的 对半导体元件12施加的载荷，保护半导体元件12不受该载荷的影响，并且，能够扩大用于 支承半导体元件12的电介质的选择范围。
另外，在本第2实施方式的半导体元件内置基板中，也可以利用不同的多个材料 来形成片状部件30。
如图I(KA)所示的半导体元件内置基板60那样，在利用工作频率不同的电路40A、 40B来构成半导体元件12的情况下，根据电路40A、40B的工作频率，形成介电常数和介质损 耗角正切的至少一方不同的多个电介质42A、42B作为片状部件30。
例如，在电路40A是分布常数电路、电路40B是集中常数电路的情况下，作为形成 片状部件30的电介质42A，例如使用介电常数为2、介质损耗角正切为0. 0015的由接枝聚 合物或勃拉嗪(bolazine)系化合物等形成的部件，作为电介质42B，使用具有与底部填充 材料相同程度的特性的电介质。
另外，在半导体元件内置基板50具备具有工作频率不同的电路的多个半导体元 件12的情况下，与各个半导体元件12的电路的工作频率对应地，形成介电常数和介质损耗 角正切的至少一方不同的多个电介质作为片状部件30。
由此，即使组合工作频率不同的多个电路40A、40B来构成半导体元件12，也能够 在半导体元件12和基板18A之间配置适于各个电路的电介质。
并且，在利用工作频率不同的多个电路来构成半导体元件12的情况下，片状部件1030也可以与工作频率相对较高的电路的位置对应地配置，与工作频率相对较低的电路的位 置对应地填充底部填充材料。
例如，如图10⑶所示的半导体元件内置基板70那样，在利用分布常数电路构成 电路40A、利用集中常数电路构成电路40B的情况下，与电路40A的位置对应地配置片状部 件30，与电路40B的位置对应地填充底部填充材料44。
并且，在半导体元件内置基板50具备具有工作频率不同的电路的多个半导体元 件12的情况下，片状部件30也可以与工作频率相对较高的电路的位置对应地配置，与工作 频率相对较低的电路的位置对应地填充底部填充材料44。
由此，能够抑制电介质针对构成为包含分布常数电路的半导体元件12的影响，并 且，牢固地将半导体元件12固定在基板上。
并且，如图10(C)所示的半导体元件内置基板80那样，也可以在半导体元件12的 内侧区域配置片状部件30，并且，在片状部件30的周围填充底部填充材料44。
而且，作为片状部件30，可以构成为打穿与半导体元件12的信号线路对应的区 域，在该信号线路和电介质层14之间构成产生空气层的结构，也可以构成为通过网眼构造 而在片状部件30内包含空气的结构。
以上，使用上述各实施方式说明了本发明，但是，本发明的技术范围不限于上述各 实施方式所记载的范围。在不脱离发明主旨的范围内，能够对上述各实施方式施加各种变 更或改良，施加了该变更或改良后的方式也包含在本发明的技术范围中。
另外，上述各实施方式并不用来限定权利要求中的发明，并且，在实施方式中说明 的特征的全部组合不一定是发明的解决手段所必须的。在所述实施方式中包含各种阶段的 发明，通过所公开的多个技术特征的组合，能够提取出各种发明。即使从上述各实施方式所 示的全部技术特征中删除或置换若干个技术特征，只要能够得到效果，就能够将该删除了 若干个技术特征后的结构作为发明来提取。
例如，在上述各实施方式中，作为半导体元件，使用利用CPW设计了电路图案的半 导体元件进行了说明，但是，本发明不限于此，作为半导体元件，也可以是使用利用了微带 线的半导体元件的形式。
在该形式的情况下，在第1实施方式中，在半导体元件的内侧区域中，在除了微带 线以外的区域中形成地线，与所形成的地线对应地形成接合焊盘。然后，在基板的与半导体 元件的内侧区域相向的区域中，与接合焊盘对应地形成地线布线，利用凸块使形成在半导 体元件上的接合焊盘和形成在基板上的地线布线电连接。
另外，不限于使用CPW或微带线构成的半导体元件，也可以是使用了半导体激光 元件、开关元件、电阻、电感器和电容器等、其工作可能受到电介质影响的元件的形式。
除此之外，在上述各实施方式中说明的半导体元件内置基板的结构(参照图1 图10)只是一例，当然能够在不脱离本发明主旨的范围内删除不必要的部分、或追加新的 部分。
权利要求
1.一种半导体元件内置基板，该半导体元件内置基板具有 第1基板，其在电介质层上层叠有布线层；半导体元件，其构成为包含分布常数电路，并且，在与所述第1基板相向的面的周边区 域形成有多个接合焊盘，通过与该多个接合焊盘对应的具有导电性的导电性部件，与所述 布线层电连接；支承部件，其配置在所述半导体元件的比所述周边区域更为内侧的内侧区域，介于所 述半导体元件和所述第1基板之间而支承所述半导体元件；以及 第2基板，其粘贴在所述第1基板和所述半导体元件上。
2.根据权利要求1所述的半导体元件内置基板，其中， 所述半导体元件在所述内侧区域形成有信号线路， 所述支承部件配置在形成有所述信号线路的区域以外。
3.根据权利要求2所述的半导体元件内置基板，其中，所述第1基板在与所述半导体元件的所述周边区域相向的区域、以及与所述内侧区域 相向的区域上层叠有所述布线层，所述半导体元件在所述内侧区域形成有多个接合焊盘，所述支承部件具有导电性，与形成在所述内侧区域中的多个接合焊盘相对应地形成有 多个，并且是使层叠在所述第1基板的与所述内侧区域相向的区域上的所述布线层和形成 在所述内侧区域中的多个接合焊盘电连接的连接部件。
4.根据权利要求3所述的半导体元件内置基板，其中，所述半导体元件在所述内侧区域随机地形成有通过所述连接部件与所述布线层连接 的多个接合焊盘。
5.根据权利要求1所述的半导体元件内置基板，其中， 所述支承部件是包含电介质的片状部件。
6.根据权利要求5所述的半导体元件内置基板，其中，所述半导体元件具有工作频率不同的多个电路，或者，具备具有工作频率不同的电路 的多个所述半导体元件，所述片状部件构成为，与所述半导体元件的所述电路的工作频率相对应地，包含介电 常数和介质损耗角正切的至少一方不同的多个电介质。
7.根据权利要求5或6所述的半导体元件内置基板，其中，所述半导体元件具有工作频率不同的多个电路，或者，具备具有工作频率不同的电路 的多个所述半导体元件，所述片状部件与工作频率相对较高的所述电路的位置相对应地配置， 与工作频率相对较低的所述电路的位置相对应地填充有底部填充材料。
8.一种半导体元件内置基板的制造方法，该半导体元件内置基板的制造方法包括以下 工序针对构成为包含分布常数电路的半导体元件，在与在电介质层上层叠有布线层的第1 基板相向的面的周边区域形成多个接合焊盘；通过与所述多个接合焊盘相对应的具有导电性的导电性部件，与所述第1基板的所述 布线层电连接，并且，在所述半导体元件的比所述周边区域更为内侧的内侧区域，使所述支承部件介于所述第1基板和所述内侧区域之间，在所述第1基板上安装所述半导体元件；以 及在所述第1基板和所述半导体元件上粘贴第2基板。
全文摘要
半导体元件内置基板和半导体元件内置基板的制造方法，抑制电介质对构成为包含分布常数电路的半导体元件的影响，且能够保护半导体元件不受对其施加的载荷的影响。半导体元件内置基板(10)具有基板(18A)，其在电介质层上层叠有第1金属层；半导体元件，其构成为包含分布常数电路，并且，在与基板(18A)相向的面的周边区域形成有多个接合焊盘，通过与接合焊盘对应的具有导电性的焊锡凸块(22A)，与第1金属层电连接；焊锡凸块(22B)，其在半导体元件的上述周边区域的内侧、且与形成有上述分布常数电路的内侧区域对应配置，介于半导体元件和基板(18A)之间来支承半导体元件；以及基板(18B)，其粘贴在基板(18A)和半导体元件上。
文档编号H01L21/48GK102034788SQ201010184938
公开日2011年4月27日 申请日期2010年5月21日 优先权日2009年9月29日
发明者伊藤正纪 申请人:冲电气工业株式会社